缘区域进行处理，以去除半导体衬底100边缘区域的光刻胶。在本发明其他实施例中，也可通过曝光以及显影工艺去除所述半导体衬底100正面边缘区域的光刻胶层形成窗口区IlOa0具体的，可以是采用边缘曝光(WEE)或只有半导体衬底边沿打开的光刻版进行曝光，然后进行显影，使半导体衬底边沿的光刻胶被去除。
[0055]如图7所示，接着，以光刻胶层110为掩膜，对半导体衬底100的正面进行干法或湿法刻蚀，再采用干法或湿法方式去除光刻胶层110，从而在半导体衬底100的正面边缘区域形成开口区100a，开口区10a环绕半导体衬底100的中心区域100b。所述开口区10a的宽度优选为I?5mm。所述开口区10a的深度Tl大于或者等于半导体衬底减薄后的厚度，所述开口区10a的深度Tl例如为10?1000 μ m。
[0056]本实施例中，图7所示的开口区10a实则为一环形凹槽，亦即，对半导体衬底100进行刻蚀时，仅是刻蚀去除掉其边缘区域的一部分厚度，只要该刻蚀掉的半导体衬底的厚度小于后续减薄后保留的半导体衬底厚度，那么，即便后续半导体衬底100与衬片贴片时发生偏差，也是该开口区10a下方保留的那部分半导体衬底未被衬片覆盖，从而发生缺口、裂缝、崩边等异常，但这部分半导体衬底后续会被减薄掉，实际上并不影响器件结构的性能。
[0057]在此需说明，所述开口区10a的形成并不局限于上述刻蚀的方式，亦可采用激光或者砂轮等方式，并且，所述开口区10a的深度可以小于半导体衬底100的厚度，也可以等于半导体衬底100的厚度，也就是说，将半导体衬底100边缘区域全部去除，如此，相当于缩小了半导体衬底10a的尺寸，这样半导体衬底100与衬片贴片时，即便半导体衬底100与衬片之间本身存在一些尺寸差距或者贴片过程发生细小的对准误差，由于半导体衬底100的尺寸缩小了，那么衬片仍可完全覆盖住半导体衬底100，不至于将半导体衬底10a的边缘暴露出来，该半导体衬底100的边沿不易发生异常。
[0058]如图8所示，接着，在半导体衬底100的正面开口区10a之外的区域形成粘合层120，即所述开口区10a并不形成粘合层120。本实施例中，所述粘合层120为胶带，厚度为2?200 μπι。在本发明其他实施例中，所述粘合层120亦可以为胶水等粘合材料，本发明并不作限制。
[0059]如图9所示，结合图7，接着，将正面具有粘合层120的半导体衬底100与衬片200粘合在一起。较佳方案中，半导体衬底100正面的中心区10b位于衬片200的中心，即，半导体衬底100中心区10b的边沿到衬片200的边沿距离一致，如此，当半导体衬底100和衬片200的尺寸一致的时候，半导体衬底100和衬片200完全对齐；当半导体衬底100和衬片200的尺寸不一致时，只要半导体衬底100中心区10b的边沿到衬片200的边沿距离一致，在减薄后，半导体衬底100仍将位于衬片200的中心。
[0060]如图10所示，接着，将半导体衬底100的背面减薄至预定厚度Τ2，并进行半导体衬底背面器件的加工过程。所述半导体衬底背面器件的加工过程，是指根据器件结构需要进行光刻、刻蚀、掺杂、退火、蒸发等工艺，此为本领域技术人员所熟知的内容，此处不再赘述。
[0061]可采用粗磨加细磨的方式，将半导体衬底背面减薄至器件需求的厚度。减薄后的半导体衬底100的厚度T2小于或等于开口区10a的深度Tl，本实施例中，减薄后的半导体衬底100的厚度范围为10?100 μπι。减薄后的半导体衬底100边沿与衬片200边沿的距离f越宽，半导体衬底和设备接触的可能性更小，越不容易产生碎片、缺口等异常。
[0062]较佳的，对所述半导体衬底100的背面进行减薄时，距离所述开口区10a预定距尚时，减薄的速率减小，例如是减薄速率减半，该预定距尚例如是5 μ m。这是因为，在半导体衬底厚度不连续的交界处，速率降下来可以有效减少硅片边沿的微小缺口、裂缝和碎渣。
[0063]将半导体衬底100的背面减薄至预定厚度T2后，还可对减薄后的半导体衬底进行湿法腐蚀，该湿法腐蚀过程可以对减薄面的应力得到有效释放，且可以有效的改善半导体衬底表面粗糙度。
[0064]如图11所示，最后，将减薄后的半导体衬底100与衬片200分离，分离后，半导体衬底100背面形成所需求的器件结构。可采用退火、低温加热或紫外加热的方式，分离温度范围例如为150?300摄氏度，使粘合层120与衬片自行分离，再将粘合层120从半导体衬底100上剥离下来，即可将减薄后的半导体衬底100与衬片200分离开。
[0065]综上所述，本发明在半导体衬底的正面的边缘形成开口区，减薄后的半导体衬底的厚度小于或等于所述开口区的深度，如此，当半导体衬底和衬片的尺寸一致时，二者完全对齐，不会出现任何异常，即便半导体衬底与衬片之间存在尺寸差距或者贴片过程发生对准误差，开口区环绕的半导体衬底的中心区域也不会受影响，可避免减薄后的半导体衬底的边沿出现缺口、裂缝、崩边等异常。
[0066]本发明所述的半导体衬底及其减薄方法，适用于VDMOS (垂直双扩散金属-氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、三维集成电路(3DIC)领域，还适用于微机电系统(MEMS)等领域。
[0067]本发明实施例虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
【主权项】
1.一种半导体衬底减薄方法，其特征在于，包括: 提供一半导体衬底，所述半导体衬底的正面形成有器件结构； 在所述半导体衬底的正面的边缘形成开口区； 将所述半导体衬底的正面与一衬片贴合； 将所述半导体衬底的背面减薄，减薄后的半导体衬底的厚度小于或等于所述开口区的深度；以及 将减薄后的半导体衬底与衬片分离。2.如权利要求1所述的半导体衬底减薄方法，其特征在于，所述开口区的深度小于减薄前的半导体衬底的厚度。3.如权利要求1所述的半导体衬底减薄方法，其特征在于，所述开口区的深度等于减薄前的半导体衬底的厚度。4.如权利要求2或3所述的半导体衬底减薄方法，其特征在于，在所述半导体衬底的正面的边缘形成开口区的步骤包括: 通过匀胶工艺在所述半导体衬底的正面形成光刻胶层，并去除所述半导体衬底正面的边缘区域的光刻胶层形成窗口区； 以所述光刻胶层为掩膜对所述半导体衬底的正面进行刻蚀，再去除所述光刻胶层，在所述半导体衬底正面的边缘区域形成所述开口区。5.如权利要求4所述的半导体衬底减薄方法，其特征在于，通过洗边工艺去除所述半导体衬底正面的边缘区域的光刻胶层。6.如权利要求4所述的半导体衬底减薄方法，其特征在于，通过曝光以及显影工艺去除所述半导体衬底正面的边缘区域的光刻胶层。7.如权利要求6所述的半导体衬底减薄方法，其特征在于，所述曝光是边缘曝光或利用仅有半导体衬底边缘区域打开的光刻版进行曝光。8.如权利要求2或3所述的半导体衬底减薄方法，其特征在于，在所述半导体衬底的正面的边缘形成开口区的步骤包括: 采用激光去除边缘区域的半导体衬底形成所述开口区。9.如权利要求2或3所述的半导体衬底减薄方法，其特征在于，在所述半导体衬底的正面的边缘形成开口区的步骤包括: 采用砂轮去除边缘区域的半导体衬底形成所述开口区。10.如权利要求1所述的半导体衬底减薄方法，其特征在于，所述开口区的宽度范围为I ?5mm ο11.如权利要求1所述的半导体衬底减薄方法，其特征在于，将所述半导体衬底的正面与一衬片贴合的步骤包括: 在所述半导体衬底的正面形成粘合层，所述粘合层暴露所述开口区； 将具有所述粘合层的半导体衬底与所述衬片贴合在一起。12.如权利要求1所述的半导体衬底减薄方法，其特征在于，将所述半导体衬底的背面减薄后，进行半导体衬底背面器件的加工过程。13.如权利要求1所述的半导体衬底减薄方法，其特征在于，对所述半导体衬底的背面减薄时，距离所述开口区预定距离时减薄的速率减小。14.如权利要求1所述的半导体衬底减薄方法，其特征在于，将所述半导体衬底的背面减薄后，对减薄后的半导体衬底进行湿法腐蚀。15.如权利要求1所述的半导体衬底减薄方法，其特征在于，通过退火、低温加热或紫外加热的方式将减薄后的半导体衬底与衬片分离。16.如权利要求15所述的半导体衬底减薄方法，其特征在于，所述退火、低温加热或紫外加热的温度范围为150?300摄氏度。17.如权利要求1至16中任意一项所述的半导体衬底减薄方法，其特征在于，所述半导体衬底正面的器件结构是MOSFET、IGBT, MEMS3DIC或BJT。18.一种半导体衬底，所述半导体衬底的正面形成有器件结构，其特征在于，所述半导体衬底的正面的边缘形成开口区。19.如权利要求18所述的半导体衬底，其特征在于，所述开口区的宽度范围为I?5mm ο20.如权利要求18所述的半导体衬底，其特征在于，所述开口区的深度范围为10?1000 μmD
【专利摘要】本发明提供了一种半导体衬底及其减薄方法，该减薄方法包括：提供一正面形成有器件结构的半导体衬底；在半导体衬底的正面的边缘形成开口区；将半导体衬底的正面与一衬片贴合；将半导体衬底的背面减薄，减薄后的半导体衬底的厚度小于或等于开口区的深度；将减薄后的半导体衬底与衬片分离。本发明在半导体衬底的正面的边缘形成开口区，减薄后的半导体衬底的厚度小于或等于开口区的深度，如此，即便半导体衬底与衬片之间存在尺寸差距或者贴片过程发生对准误差，开口区环绕的半导体衬底的中心区域也不会受影响，可避免减薄后的半导体衬底的边沿出现缺口、裂缝、崩边等异常。
【IPC分类】H01L29/06, H01L21/304, H01L21/302
【公开号】CN105161522
【申请号】CN201510628167
【发明人】杨彦涛, 邵凯, 顾悦吉, 刘鹏, 於广军
【申请人】杭州士兰集成电路有限公司
【公开日】2015年12月16日
【申请日】2015年9月28日