[0039]下面通过例举几个实施例作进一步的说明。
[0040]实施例一
[0041]本实施例提供一种薄膜晶体管的制备方法。图1至图9为本实施例提供的一种薄膜晶体管制备工艺流程图。
[0042]如图1所示，在衬底基板101上形成栅极102。形成栅极的步骤例如可以包括形成栅极薄膜，对栅极薄膜进行构图形成栅极。例如，该衬底基板101可以为玻璃基板，石英基板，或其他基板。例如，该栅极102的材料包括选自钛、钽、络、招、招合金、铜、铜合金、钼、以及钼铝合金中的一种或多种。例如，该栅极102可为单层或者多层结构。在形成有栅极102的衬底基板101上形成一层栅极绝缘层103。例如，可采用化学气相沉积法形成栅极绝缘层，但不限于此方法。例如，该栅极绝缘层103可以为单层结构或多层结构。例如，该栅极绝缘层103的材料包括选自氮化硅(SiNx)、氧化硅(S1x)、氮氧化硅(SiNxOy)中的一种或多种。再在形成有栅极绝缘层103的衬底基板101上形成一层有源层薄膜1040。例如，可采用磁控溅射法形成有源层薄膜，但不限于此方法。例如，该有源层薄膜1040可以为氧化物半导体薄膜，例如，可为氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)、氧化铟锌(Indium Zinc Oxide，IZO)、氧化锌(ZnO)等。
[0043]如图2所示，在有源层薄膜1040上形成光刻胶薄膜1110。
[0044]如图3所示，形成第一光刻胶图案111。该第一光刻胶图案111覆盖有源层薄膜1040中待形成有源层104(图3中未示出，请参见图4)的区域，第一光刻胶图案111包括两种不同厚度的光刻胶区域:第一厚度光刻胶1111和第二厚度光刻胶1112，第一厚度光刻胶1111的厚度大于第二厚度光刻胶1112的厚度，第一厚度光刻胶1111对应有源层薄膜中待形成沟道区的区域。
[0045]例如，采用光刻工艺在有源层薄膜1040上形成第一光刻胶图案111。
[0046]如图4所示，以第一光刻胶图案111为掩模对有源层薄膜1040进行刻蚀，形成有源层104。
[0047]如图5所示，对第一光刻胶图案111中第二厚度光刻胶1112进行灰化处理，并减薄第一厚度光刻胶1111，形成对应有源层中待形成沟道区的区域处的第二光刻胶图案112。
[0048]如图6所示，在形成有有源层104和第二光刻胶112的衬底基板101上形成源漏电极薄膜1050。例如，可采用磁控溅射法形成源漏电极薄膜，但不限于此方法。例如，该源漏电极薄膜1050的材料包括选自钛、钽、铬、铝、铝合金、铜、铜合金、钼、以及钼铝合金中的一种或多种。
[0049]如图7所示，在该源漏电极薄膜1050上形成第三光刻胶图案113。该第三光刻胶图案113覆盖源漏电极薄膜1050中待形成源漏电极的区域，暴露其余区域。
[0050]如图8所示，以第三光刻胶图案113为掩模对源漏电极薄膜1050进行刻蚀，形成源极105和漏极106，并露出形成在沟道区107对应位置处的第二光刻胶图案112。该源极105和漏极106分设在有源层104的两侧，源极105和漏极106之间具有间隔以界定沟道区107。
[0051]如图9所示，将第二光刻胶图案112和第三光刻胶图案113剥离。例如可通过一次剥离工艺将它们一起剥离。
[0052]例如，在本发明实施例提供的薄膜晶体管的制备方法中，第三光刻胶图案113中覆盖源漏电极薄膜1050中待形成源极105处的光刻胶与覆盖源漏电极薄膜1050中待形成漏极106处的光刻胶之间的距离dl小于或等于对应位置处的第二光刻胶图案112的宽度d20例如，如图7所示。由此，该第二光刻胶图案112可以在后续利用第三光刻胶图案113作为掩膜对源漏电极薄膜1050刻蚀形成源极105与漏极106的步骤中完全阻挡源漏(SD)刻蚀液对有源层104的影响，达到较好的保护效果。
[0053]例如，在本发明实施例提供的薄膜晶体管制备方法中，形成第一光刻胶图案111的步骤可以包括:在有源层薄膜1040上形成光刻胶薄膜1110 ;采用多色调掩模板对该光刻胶薄膜1110进行曝光和显影，形成的光刻胶图案包括光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域。该光刻胶完全保留区域对应有源层薄膜1040中待形成有源层沟道区107的区域，该光刻胶半保留区域对应待形成有源层中除了沟道区107之外的其余区域，光刻胶完全去除区域对应需刻蚀区域。
[0054]例如，在本发明实施例提供的薄膜晶体管制备方法中，多色调掩模板包括半色调掩模板和灰色调掩模板。
[0055]例如，在本发明实施例提供的薄膜晶体管制备方法中，有源层104的材质包括氧化物半导体。例如，可为氧化铟镓锌(Indium Gallium Zinc Oxide, IGZO)、氧化铟锌(Indium Zinc Oxide，IZO)、氧化锌(ZnO)等。
[0056]需要说明的是，本发明的实施例以底栅型的薄膜晶体管为例进行说明。但不限于此。例如，本发明的实施例的薄膜晶体管还可以为顶栅型的薄膜晶体管。
[0057]本发明实施例提供的薄膜晶体管制备方法，通过将形成有源层104的工艺步骤中的光刻胶图案形成为具有不同厚度的第一光刻胶图案111，通过灰化工艺，在第一光刻胶图案111在被用作掩模刻蚀有源层104之后，去除部分光刻胶(灰化第二厚度光刻胶，并减薄第一厚度光刻胶)，但保留对应有源层104中待形成沟道区107的区域处的光刻胶，得到第二光刻胶图案112。由此，第一光刻胶图案111可起到形成有源层104的掩模的作用，第二光刻胶图案112可起到刻蚀阻挡层的作用，保护有源层104免于源漏(SD)刻蚀液的影响，从而可减少刻蚀阻挡层的使用，节省一次掩模(Mask)工艺，可大大简化制备工艺过程。另夕卜，形成的第二光刻胶图案112不用单独使用一次剥离工艺，可以与后续形成源极105和漏极106的第三光刻胶图案113通过同一次剥离工艺一起剥离，进而可减少工艺步骤，降低成本。
[0058]实施例二
[0059]本实施例提供一种阵列基板的制备方法，其包括上述任一实施例所述的薄膜晶体管的制备方法。该薄膜晶体管的制备方法相同，在此不再赘述。同样都是通过将形成有源层104的工艺步骤中的光刻胶图案形成为具有不同厚度的第一光刻胶图案111，通过灰化工艺，在第一光刻胶图案111在被用作掩模刻蚀有源层104之后，去除部分光刻胶(灰化第二厚度光刻胶，并减薄第一厚度光刻胶)，但保留对应有源层104中待形成沟道区107的区域的光刻胶，得到第二光刻胶图案112。由此，第一光刻胶图案111可起到形成有源层104的掩模的作用，第二光刻胶图案112可起到刻蚀阻挡层的作用，可保护有源层104免于源漏(SD)刻蚀液的影响。
[0060]例如，如图10所示，本发明实施例提供的阵列基板的制备方法中，还包括:在形成有薄膜晶体管的衬底基板101上形成钝化层108。例如，可采用化学气相沉积法形成钝化层，但不限于此方法。例如，该钝化层108的材料包括选自氮化硅(SiNx)、氧化硅(S1x)、氮氧化娃(SiNxOy)中的一种或多种。
[0061]如图11所示，在钝化层108中形成暴露漏极106的过孔110，再在钝化层108上形成像素电极109。例如，可采用磁控溅射法形成像素电极，但不限于此方法。例如，该像素电极109的材料可以为铟锡氧化物(ITO)或铟锌氧化物(IZO)等透明金属氧化物。该像素电极109通过过孔110与薄膜晶体管的漏极106电性连接。
[0062]例如，本发明实施例提供的阵列基板的制备方法中，还包括形成栅线121和数据线122的步骤，其中，该栅线121与薄膜晶体管115的栅极102电连接，例如一体形成；该数据线122与薄膜晶体管115的源极105电连接，例如一体形成。形成的阵列基板的截面如图12所示。
[0063]本发明实施例提供的薄膜晶体管制备方法，采用上述薄膜晶体管的制备方法，从而可减少刻蚀阻挡层的使用，节省一次掩模(Mask)工艺，可大大简化制备工艺过程。另外，形成的第二光刻胶图案112不用单独使用一次剥离工艺，可以与后续形成源极105和漏极106的第三光刻胶图案113通过同一次剥离工艺一起剥离，进而可减少工艺步骤，降低成本。
[0064]实施例三
[0065]本实施例提供一种阵列基板，如图11所示，其包括衬底基板101，设置在衬底基板101之上的栅极102，设置在栅极102之上的栅极绝缘层103，设置在栅极绝缘层103之上的有源层104，设置在有源层104两侧，并且与有源层电性相连的源极105和漏极106，设置在源极105、有源层104、漏极106以及栅极绝缘层103之上的钝化层108以及设置在钝化层108之上的像素电极109。
[0066]例如，该衬底基板101可以为玻璃基板，石英基板，或其他基板。
[0067]例如，该栅极102的材料包括选自钛、钽、铬、铝、铝合金、铜、铜合金、钼、以及钼铝合金中的一种或多种。
[0068]例如，该栅极绝缘层103可以为单层结构或多层结