型的平面结构的平面图。
[0034] 图23是用于说明在使得配置成交错状的半导体区域的四边形形状为平行四边形 的情况下与图7对应的偏移量d的下限条件的说明图。
[0035] 图24是用于说明在使得配置成交错状的半导体区域的四边形形状为平行四边形 的情况下与图8对应的偏移量d的上限条件的说明图。
[0036] 图25是示出在JBS二极管的正向电压施加时的纵截面的示意性结构的说明图。
[0037] 图26是示出在JBS二极管的逆向电压施加时的纵截面的示意性结构的说明图。
[0038] 图27是用于说明如下的平面图：在将纵长的矩形的pn连接部交替地排列的情况 下虽然由于为了抑制逆向电流而利用耗尽层把在横方向上邻接的η型层封住即可而因此 容易进行控制，但是P型半导体区域的面积率大，正向电流减低。
[0039] 图28是用于说明在配置成网格状的情况下ρ型半导体区域的面积率降低但是在 网格的交点处耗尽层变得难以连结的平面图。
[0040] 图29是用于说明为了抑制逆向电流的增加而需要使P型半导体区域的间隔与图 28相比更窄的平面图。
【具体实施方式】
[0041] 1.实施方式的概要 首先，关于本申请中所公开的发明的代表性的实施方式说明概要。在关于代表性的实 施方式的概要说明中附带括号进行参照的附图中的参照标记只是例示被包括在附有该参 照标记的结构要素的概念中的结构要素。
[0042] [1]〈ρη接合区域相对于肖特基接合区域的面积率减低的JBS二极管〉 在结势皇肖特基二极管（1)中，在半导体基板（2)上具有第一导电型的第一半导体区 域（3)，在该第一半导体区域，用于以规定间隔与该第一半导体区域之间形成pn接合区域 的第二导电型的多个第二半导体区域（4)被按交错状配置形成，并且在所述第二半导体区 域之间的区域形成有用于形成肖特基接合区域的第一导电型的第三半导体区域（5)，在所 述第二半导体区域和第三半导体区域之上形成有电极（6)。所述第二半导体区域在从电极 起的平面视图中具有四边形形状，沿Y方向具备多列的被沿X方向等间隔地配置的所述第 二半导体区域的列。以与所述各列的列内的所述第二半导体区域的X方向的间隔尺寸（C) 相比，所述列之间的所述第二半导体区域的Y方向的间隔尺寸（c'）变得更大的方式，对邻 接的列间的X方向的偏移量（d)进行设定。
[0043]由此，由于第二半导体区域的交错状配置中的邻接的列间的X方向的偏移量被设 定成与第二半导体区域的列内的X方向的间隔尺寸相比，列间的所述第二半导体区域的Y 方向的间隔尺寸变得更大，因此在保证逆向电压施加时耗尽层连结时，与只是把第二半导 体区域配置成网格状或者按XY各方向等间隔地交错配置的情况相比，能够减小第二半导 体区域相对于第三半导体区域的面积率。第二半导体区域的上述交错状的配置适合于在逆 向电流按原样小的状态下使正向电流大。
[0044] [2]〈pn接合区域相对于肖特基接合区域的面积率减低的JBS二极管〉 在结势皇肖特基二极管（1)中，在半导体基板（2)上具有第一导电型的第一半导体区 域（3)。在该第一半导体区域，被按多列多行地形成有用于以规定间隔与该第一半导体区域 之间形成pn接合区域的第二导电型的多个第二半导体区域（4)，并且在所述第二半导体区 域之间的区域形成用于形成肖特基接合区域的第一导电型的第三半导体区域（5)。在所述 第二半导体区域和第三半导体区域之上形成有电极（6)。所述第二半导体区域在从所述电 极起的平面视图中具有将一边的尺寸设为b的四边形形状，将相邻的第二半导体区域的所 述一边方向的间隔尺寸设为c，把与相邻的第二半导体区域的所述一边方向交叉的方向的 间隔尺寸设为比上述尺寸c更大的尺寸，满足把沿所述第二半导体区域的所述一边方向分 别延伸的相邻的列间的第二半导体区域的偏移量d设为c/2 S d S b+c/2的关系。
[0045] 由此，起到与项1同样的作用效果。
[0046] [3]〈pn接合区域相对于肖特基接合区域的面积率减低的JBS二极管〉 在结势皇肖特基二极管（1)中，在半导体基板（2)上具有第一导电型的第一半导体 区域（3)，在该第一半导体区域，被按多列多行地形成有用于以规定间隔与该第一半导体 区域之间形成pn接合区域的第二导电型的多个第二半导体区域（4)，并且在所述第二半 导体区域之间的区域形成有用于形成肖特基接合区域的第一导电型的第三半导体区域 (5)。在所述第二半导体区域和第三半导体区域之上形成有电极（6)。所述第二半导体区 域在从所述电极起的平面视图中具有将一边的尺寸设为b的四边形形状。当在施加了规 定的逆向电压时在所述平面视图中把从第二半导体区域的边沿起的耗尽层的延伸量尺寸 设为a时，把相邻的第二半导体区域的所述一边方向的间隔尺寸设为a V 2,把与相邻的 第二半导体区域的所述一边方向交叉的方向的间隔尺寸设为a+a/ V 2,满足把沿所述第 二半导体区域的所述一边方向分别延伸的相邻的列间的第二半导体区域的偏移量d设为 a/ V 2刍d刍b+a/ V 2的关系。
[0047] 由此，上述关系实现在逆向电压施加时邻接的第二半导体区域的耗尽层相互连结 而且与第二半导体区域的列内的X方向的间隔尺寸相比列间的所述第二半导体区域的Y方 向的间隔尺寸变得更大。因而，当在保证逆向电压施加时耗尽层连结时，与只是把第二半导 体区域配置成网格状或者按XY各方向等间隔地交错配置的情况相比，能够减小第二半导 体区域相对于第三半导体区域的面积率。成为pn接合区域的第二半导体区域相对于成为 肖特基接合区域的第三半导体区域的上述配置关系变得适合于在逆向电流按原样小的状 态下使正向电流大。
[0048] [4]〈第二半导体区域的适合形状〉 在项1至3中的任一个中，所述第二半导体区域是正方形、长方形以及平行四边形中的 任一个。
[0049] 由此，对于正方形、长方形或是平行四边形中的任一个的第二半导体区域的形状 都得到上述同样的效果。
[0050] [5]〈第二半导体区域的适合配置〉 在项3中，将相邻的第二半导体区域的所述一边方向的偏移量d设为b/2。
[0051] 由此，从形成在第一半导体区域的第二半导体区域和第三半导体区域的配置的均 等性来说的这一点上适合于减小特性的误差。
[0052] [6]〈规定的逆向电压为允许限度的逆向电压〉 在项3中，所述规定的逆向电压是允许限度的逆向电压。
[0053] 由此，能够对于允许电压下的使用保证所期望的性能。
[0054] [7]〈pn接合区域相对于肖特基接合区域的面积率减低的JBS二极管的制造方法〉 结势皇肖特基二极管（1)的制造方法包括：在半导体基板（2)上形成第一导电型的第 一半导体区域（3)的处理；在该第一半导体区域，把用于以规定间隔与该第一半导体区域 之间形成pn接合区域的第二导电型的多个第二半导体区域（4)按交错状配置来形成的处 理；在所述第二半导体区域之间的所述第一半导体区域之上形成用于形成肖特基接合区域 的第一导电型的第三半导体区域（5)的处理；以及在所述第二半导体区域和第三半导体区 域之上形成电极（6)的处理。所述第二半导体区域在从所述电极起的平面视图中形成为四 边形形状。沿Y方向形成多列的被沿X方向等间隔地配置的所述第二半导体区域的列。以 与所述各列的列内的所述第二半导体区域的X方向的间隔尺寸（c)相比所述列之间的所述 第二半导体区域的Y方向的间隔尺寸（c'）变得更大的方式，对邻接的列间的X方向的偏移 量⑷进行设定。
[0055] 由此，由于以与第二半导体区域的列内的X方向的间隔尺寸相比列间的所述第二 半导体区域的Y方向的间隔尺寸变得更大的方式，对第二半导体区域的交错状配置中的邻 接的列间的X方向的偏移量进行设定，因此当在保证逆向电压施加时耗尽层连结时，与只 是把第二半导体区域配置成网格状或者按XY各方向等间隔地交错配置的情况相比，能够 使得可能减小第二半导体区域相对于第三半导体区域的面积率。第二半导体区域的上述交 错状的配置方法适合于制造在逆向电流按原样小的状态下使正向电流大的结势皇肖特基 二极管。
[0056] [8] <pn接合区域相对于肖特基接合区域的面积率减低的JBS二极管的制造方法〉 结势皇肖特基二极管（1)的制造方法包括：在半导体基板（2)上形成第一导电型的第 一半导体区域（3)的处理；在该第一半导体区域，按多列多行地形成用于以规定间隔与该 第一半导体区域之间形成pn接合区域的第二导电型的多个第二半导体区域（4)的处理；在 所述第二半导体区域之间的所述第一半导体区域之上形成用于形成肖特基接合区域的第 一导电型的第三半导体区域（5)的处理；以及在所述第二半导体区域和第三半导体区域之 上重叠地形成电极（6)的处理。所述第二半导体区域在从所