述电极起的平面视图中具有把 一边的尺寸设为b的四边形形状。当把相邻的第二半导体区域的所述一边方向的间隔尺寸 设为c、把与相邻的第二半导体区域的所述一边方向交叉的方向的间隔尺寸设为比上述尺 寸c更大的尺寸时，使得满足把沿所述第二半导体区域的所述一边方向分别延伸的相邻的 列间的偏移量d设为c/2 f d f b+c/2的关系。
[0057] 由此，起到与项7同样的作用效果。
[0058] [9]〈pn接合区域相对于肖特基接合区域的面积率减低的JBS二极管的制造方法〉 结势皇肖特基二极管（1)的制造方法包括：在半导体基板（2)上形成第一导电型的第 一半导体区域（3)的处理；在该第一半导体区域，按多列多行地形成用于以规定间隔与该 第一半导体区域之间形成pn接合区域的第二导电型的多个第二半导体区域（4)的处理；在 所述第二半导体区域之间的所述第一半导体区域之上形成用于形成肖特基接合区域的第 一导电型的第三半导体区域（5)的处理；以及在所述第二半导体区域和第三半导体区域之 上形成电极（6)的处理。所述第二半导体区域在从所述电极起的平面视图中具有将一边的 尺寸设为b的四边形形状。当在施加了规定的逆向电压时在所述平面视图中把从第二半导 体区域的边沿起的耗尽层的延伸量尺寸设为a时，把相邻的第二半导体区域的所述一边方 向的间隔尺寸设为a V 2,把与相邻的第二半导体区域的所述一边方向交叉的方向的间隔 尺寸设为a+a/ V 2,使得满足把沿所述第二半导体区域的所述一边方向分别延伸的相邻的 列间的偏移量d设为a/ V 2兰d兰b+a/ V 2的关系。
[0059] 由此，上述关系实现在逆向电压施加时邻接的第二半导体区域的耗尽层相互连结 而且与第二半导体区域的列内的X方向的间隔尺寸相比列间的所述第二半导体区域的Y方 向的间隔尺寸变得更大。因而，当在保证逆向电压施加时耗尽层连结时，与只是把第二半导 体区域配置成网格状或者按XY各方向等间隔地交错配置的情况相比，能够减小第二半导 体区域相对于第三半导体区域的面积率。成为pn接合区域的第二半导体区域相对于成为 肖特基接合区域的第三半导体区域的上述配置关系适合于制造在逆向电流按原样小的状 态下使正向电流大的结势皇肖特基二极管。
[0060] [10]〈第二半导体区域的适合形状〉 在项7至9中的任一个中，所述第二半导体区域是正方形、长方形以及平行四边形中的 任一个。
[0061] 由此，对于正方形、长方形或是平行四边形中的任一个的第二半导体区域的形状 也得到上述同样的效果。
[0062] [11]〈第二半导体区域的适合配置〉 在项9中，把相邻的第二半导体区域的所述一边方向的偏移量d设为b/2。
[0063] 由此，从形成在第一半导体区域的第二半导体区域和第三半导体区域的配置的均 等性来说的这一点上适合于减小特性的误差。
[0064] [12]〈规定的逆向电压为允许限度的逆向电压〉 在项9中，所述规定的逆向电压为允许限度的逆向电压。
[0065] 由此，能够对于允许电压下的使用保证所期望的性能。
[0066] 2.实施方式的详情 更详细地记述实施方式。
[0067] 在图2例示JBS二极管的阳极部分的纵截面构造，在图3例示图2的A-A平面截 面构造。虽然在该图所示的JBS二极管不特别地被限制，但是通过CMOS集成电路制造技术 被形成于P型半导体基板。
[0068] 虽然JBS二极管1不特别地被限制，但是被形成于在p型半导体基板2之上外周部 被作为元件分离绝缘膜的元件分离区域8所包围的η型半导体区域（第一半导体区域）3。 在元件分离区域8的内侧的η型半导体区域3,在其外缘部形成有保护环7,在保护环7的 内侧设置有使P型杂质扩散而形成的多个P型半导体区域（第二半导体区域）4以及使η 型杂质扩散而形成的多个η型半导体区域（第三半导体区域）5。ρ型半导体区域4在平面 视图中在η型半导体区域5中相互隔开规定间隔而被配置成交错状。在ρ型半导体区域4 和η型半导体区域5之上形成有由硅化物构成的阳极电极6。阳极电极6与ρ型半导体区 域4进行低电阻性接触（欧姆接触），与η形半导体区域5进行肖特基接触。虽然阴极没有 特别图示，但是只要形成在半导体基板的背侧、或第一半导体区域的保护环的外侧即可。
[0069] η型半导体区域3例如通过离子注入和高温热处理形成。η型的杂质浓度例如是 1015~1017cm3。ρ型半导体区域4例如通过离子注入和高温热处理形成。ρ型的杂质浓度例 如是1017~1019cm3。η型半导体区域5例如通过离子注入和高温热处理形成。η型的杂质浓 度例如是l〇ls~l〇2°cm 3。η型杂质例如使用磷，ρ型杂质例如使用硼。
[0070] 阳极电极6例如通过溅射法等使钛、钴、或是镍那样的金属膜沉积并通过灯加热 退火法的热处理而形成。
[0071] 正向电流与在图25中说明的同样地主要经由被形成于阳极电极6与η形半导体 区域5的界面的肖特基势皇而流动。另一方面，在对JBS二极管1施加了逆向的电压时，与 在图26中所说明的同样地从被形成于ρ型半导体区域4与η形半导体区域3的界面的pn 接合扩展的耗尽层扩展至η形半导体区域3的表面侧，通过该耗尽层来抑制逆向电流（漏 电流）。
[0072] 如图3的平面结构图所示那样，ρ型半导体区域4具有交错状的配置。在下面详 细说明该交错状配置的意义。
[0073] 在图1将ρ型半导体区域4的交错状配置与仅为网格状配置进行对比而示出。在 此，一个P型半导体区域4在平面视图中被设为作为四边形形状的一个例子的正方形。还 如在图4所例示的那样，在一个ρ型半导体区域4中，将一边的长度设为b，把在施加了规定 的逆向电压时从P型半导体区域4的边沿起的耗尽层的延伸量尺寸在平面视图中设为a。 此时，10是在平面视图中一个P型半导体区域4的耗尽层，11表示该耗尽层的边界。
[0074] 在图1中，在作为比较例示出的仅为网格状配置的情况下，必须在按原样保持邻 接的P型半导体区域4的X方向的间隔尺寸c与Y向的间隔尺寸c'相等（c=c'）的状态 下使P型半导体区域4的间隔如图示那样靠紧直到沿X、Y方向邻接的四个ρ型半导体区域 4的交点的耗尽层连结为止。与此相对，图1的交错状配置不只是将网格状配置中的ρ型 半导体区域4的列仅沿X方向错开，还将ρ型半导体区域4的列间隔c'扩大，此时，以在邻 接的P型半导体区域4的耗尽层的连结不产生中断的方式决定X方向的偏移量d和列间隔 c'。即，以与各列的列内的所述ρ型半导体区域的X方向的间隔尺寸c相比所述列之间的 P型半导体区域4的Y方向的间隔尺寸c'变得更大的方式，对邻接的列间的X方向的偏移 量d进行设定，以使得在邻接的ρ型半导体区域4的耗尽层的连结不产生中断。关于平面 视图中的η形半导体区域5的面积，与图1的网格状配置相比，图1的交错状配置的一方变 大。换言之，能够减小P型半导体区域4相对于η型半导体区域5的面积率。因而，与图1 的网格状配置相比，与P型半导体区域4有关的图1的上述交错状配置变得适合于在逆向 电流按原样小的状态下使正向电流大。
[0075] 关于上述尺寸c、c'、d的具体的关系进行说明。
[0076] 如在图5所例示的那样，在对于ρ型半导体区域4的X方向的间隔c和Y方向的 间隔c'设为c=c' =2a而配置成网格状的情况下，邻接的耗尽层10在交点位置处变为不连 结。
[0077] 为了在设为c=c'的网格状配置中使邻接的耗尽层10连结而需要如图6所例示的 那样使得为 c=c' =a V 2 N I. 414a。
[0078] 在如图7和图8所例示的那样将ρ型半导体区域4的列沿X方向错开而配置成 交错状的情况下，即使与配置成图6的网格状时相比将ρ型半导体区域4的间隔c'扩展 而进行配置，耗尽层10也连结。当相对于上方的P型半导体区域4的列将下方的ρ型半 导体区域4的偏移量设为d时，在c=a V 2的情况下，只要在从图7所示的d=a V 2/2至 图8所示的d=b+a V 2/2的范围内，即使将ρ型半导体区域4的Y方向的间隔c'扩展至 c' =a+a V 2/2 N I. 707a，邻接的ρ型半导体区域4的耗尽层也连结。与图6的情况相比能 够使Y方向的间隔c'为约等于（N) 1. 2倍大。该情况如以在图7和图8所代表的那样，在 设为c=a V 2/2时，只要d的范围是c/2兰d兰b+c/2,就能够为c兰c'。因而，由于能够 不使逆向电流增加并降低P型半导体区域相对于阳极面积的面积率，因此能够提高正向电 流特性。
[0079] 在此，基于图9至图11说明与ρ型半导体区域相对于阳极面积的配置形态相应的 面积率的差异。
[0080] 在如图9所例示的那样将P型半导体区域4例如按4X4配置成上述交错状