非挥发性存储器单元的制作方法
【技术领域】
[0001]本发明涉及一种可多次写入存储器单元，特别是一种以逻辑控制为基础并可与一般互补式金氧半导体制程兼容，可多次写入存储器单元。
【背景技术】
[0002]随着各式不同的电路单元常被整合进单一的集成电路当中，将非挥发性存储器单元与逻辑电路单元整合的需求也越趋重要。然而许多非挥发性存储器单元在制程上所需要的栅极堆栈架构并不兼容于传统的逻辑门制程，例如:仅有单一多晶硅层而无特别电荷陷入架构的半导体制程。
[0003]美国专利号7，382,658(后文简称‘658)，7，391，647 (后文简称‘647)，7，263，001 (后文简称 ‘001)，7，423，903 (后文简称 ‘903)，7，209，392 (后文简称‘392)介绍了不同的存储器单元架构，‘658介绍了一种与N型金氧半导体电容共享浮接栅极的P型存取晶体管。‘647教导了一种具有P型金氧半电容和N型金氧半电容的P型存取晶体管。‘001教导了一种与两个P型金氧半电容共享浮接栅极的P型存取晶体管。‘903教导了一种用以经由信道热电子注流来写入内容的P型场效晶体管，及一种用以经由记忆窗口穿隧来抹除内容的N型场效晶体管。‘392教导了一种与P型金氧半场效晶体管共享浮接栅极的N型金氧半场效晶体管，其中每一个晶体管皆与各自的存取晶体管相耦接。
[0004]请参考图1，图1为‘392所介绍的非挥发性存储器单元的示意图。图1中的非挥发性存储器单元包含第一 P型金氧半晶体管?\、第二 P型金氧半晶体管Τ2、第一 Ν型金氧半晶体管Τ3及第二 Ν型金氧半晶体管Τ4。第一 Ρ型金氧半晶体管?\和第一 Ν型金氧半晶体管Τ3是由控制电压VS(；所控制，用以分别作为第二 P型金氧半晶体管T2和第二 Ν型金氧半晶体管Τ4的存取晶体管。第一 Ρ型金氧半晶体管?\的输入端和第一 Ν型金氧半晶体管Τ3的输入端接收选择线电压Va，而第二 P型金氧半晶体管T2的输入端和第二 Ν型金氧半晶体管Τ4的输入端则分别接收第一比特线电压VBU及第二比特线电压VBu。第二 N型金氧半晶体管T4和第二 Ρ型金氧半晶体管Τ2共享浮接栅极。
【发明内容】
[0005]本发明的一实施例提供一种非挥发性存储器单元。非挥发性存储器单元包含耦合组件、第一选择晶体管、第二选择晶体管、第一浮接栅极晶体管及第二浮接栅极晶体管。耦合组件是于第一导电区域内形成。第一选择晶体管是与第一浮接栅极晶体管及第二选择晶体管串接，而第一选择晶体管、第一浮接栅极晶体管及第二选择晶体管是于第二导电区域内形成。第二浮接栅极晶体管是于第三导电区域内形成，而第一导电区域、第二导电区域及第三导电区域是于第四导电区域内形成。第一浮接栅极晶体管的栅极、第二浮接栅极晶体管的栅极及耦合组件的电极皆是由多晶硅形成的单一浮接栅极。第一导电区域、第二导电区域及第三导电区域为井，而第四导电区域为深井，且第三导电区域环绕第一导电区域及第二导电区域。
【附图说明】
[0006]图1为现有技术的非挥发性存储器单元的示意图。
[0007]图2为本发明一实施例的非挥发性存储器单元的示意图。
[0008]图3为图2非挥发性存储器单元的线路图。
[0009]图4说明本发明一实施例中图2及图3非挥发性存储器单元的写入、抹除、读取、禁止写入的电压安排。
[0010]图5为图2及图3非挥发性存储器单元的禁止写入操作的波形图。
[0011]图6为本发明另一实施例的非挥发性存储器单元的示意图。
[0012]图7为图6非挥发性存储器单元的线路图。
[0013]图8说明本发明另一实施例中图6及图7非挥发性存储器单元的写入、抹除、读取、禁止写入的电压安排。
[0014]图9为图6及图7非挥发性存储器单元的禁止写入操作的波形图。
[0015]图10为本发明另一实施例的非挥发性存储器单元的示意图。
[0016]图11为图10非挥发性存储器单元的线路图。
[0017]图12A-12D为图10非挥发性存储器单元分别沿直线A_A’、B_B’、C-C’及D-D’剖切的剖面图。
[0018]图13说明本发明另一实施例中图10及图11非挥发性存储器单元的写入、抹除、读取、禁止写入的电压安排。
[0019]图14为图10及图11非挥发性存储器单元的禁止写入操作的波形图。
[0020]其中，附图标记说明如下:
[0021]?\第一 Ρ型金氧半晶体管
[0022]Τ2第二 Ρ型金氧半晶体管
[0023]Τ3第一 Ν型金氧半晶体管
[0024]Τ4第二 Ν型金氧半晶体管
[0025]NMOSΝ型金氧半晶体管
[0026]PMOSΡ型金氧半晶体管
[0027]VSG控制电压
[0028]VSL选择线电压
[0029]VBL1第一比特线电压
[0030]VBL2第二比特线电压
[0031]40,90,110非挥发性存储器单元
[0032]400、900、1100、FG浮接栅极
[0033]401、901、1101第一栅极部
[0034]402,902,1102第二栅极部
[0035]421、921、1121第一扩散区
[0036]422、922、1122第二扩散区
[0037]461、961、1161第三扩散区
[0038]462、962、1162第四扩散区
[0039]463、963、1163第五扩散区
[0040]464、964、1164第六扩散区
[0041]481、981、1181第七扩散区
[0042]482、982、1182第八扩散区
[0043]471、971、1171、WL字符线
[0044]472、972、1172、SG栅极选择线
[0045]CL控制线
[0046]SL源极线
[0047]BL比特线
[0048]EL抹除线
[0049]NW.930N 井区
[0050]PW、PW1、PW2、PW3P 井区
[0051]500、1000、1200耦合组件
[0052]510第一 N型金氧半晶体管
[0053]520P型金氧半晶体管
[0054]530第二 N型金氧半晶体管
[0055]540第三N型金氧半晶体管
[0056]tl第一时点
[0057]t2第二时点
[0058]t3第三时点
[0059]t4第四时点
[0060]t5第五时点
[0061]t6第六时点
[0062]VI第一电压
[0063]V2第二电压
[0064]V3第三电压
[0065]V4第四电压
[0066]V5第五电压
[0067]V6第六电压
[0068]1010、1210第一浮接栅极晶体管
[0069]1020、1220第二浮接栅极晶体管
[0070]1030、1230第一选择晶体管
[0071]1040、1240第二选择晶体管
[0072]1130、DNWN 型深井区
[0073]120P 型基底
[0074]AA’、BB’、CC’、DD’直线
[0075]STI浅沟道隔绝层
【具体实施方式】
[0076]请参考图2和图3。图2为本发明实施例的非挥发性存储器单元40的示意图，非挥发性存储器单元40在其相邻存储器单元写入时，具有较强的禁止写入的能力。图3为图2非挥发性存储器单元40的线路图。图2的非挥发性存储器单元40可于基底上或基底内形成，而此基底可为P型或N型。非挥发性存储器单元40包含浮接栅极(FG) 400、字符线(WL)471、栅极选择线(SG)472、控制线(CL)、源极线(SL)、比特线(BL)及抹除线(EL)，并透过栅极选择线(SG)472的使用来增强前述禁止写入的能力。以使用P型基底为例，非挥发性存储器单元40可另包含第一扩散区421和第二扩散区422，第一扩散区421及第二扩散区422是于具有第一导电性的第一导电区域上形成，如一 N井区。第三扩散区461、第四扩散区462、第五扩散区463及第六扩散区464可于具有第二导电性的第