半导体装置的制造方法
【专利说明】半导体装置
[0001]相关申请的交叉参考
[0002]2014年6月5日提出的日本专利申请N0.2014-116381的公开，包括说明书、附图和摘要，全部作为参考并入本文。
技术领域
[0003]本发明涉及一种半导体装置，具体地，涉及一种有效应用于包括固态成像装置的半导体装置的技术。
【背景技术】
[0004]为了用数码摄像机得到高质量视频成像，应该快速且准确地执行自动对焦检测。最近，开发了一种数码摄像机，其使用了包括每个都有两个光电转换单元的多个像素的固态成像装置，并用图像平面的相位差检测法执行自动对焦调整。
[0005]日本未经审查的专利申请公开N0.2013-106194^2008-193527和2013-041890都描述了包括其中每个都有两个光电二极管的像素的固态成像装置。在这种固态成像装置中，在两个光电二极管之间提供的栅电极不是用于读出每个光电二极管中的电荷的传输晶体管的部件。
【发明内容】
[0006]为了实现长视频成像，处理视频图像的大量数据必定会消耗电力，且必须稳定地提供对应的电力。为了实现这种稳定的电力供应，应该减少整个摄像机系统的功耗。
[0007]当在像素中提供多个光电二极管作为光电转换单元时，且当从每个光电二极管传输经由成像获得的电荷时，可能要使像素中的邻近每个光电二极管的传输晶体管导通。在这种情况下，由于必须使与光电二极管对应的传输晶体管中的每一个导通，所以将电位供应到每个传输晶体管的栅电极，这不利地增加了用于成像操作的功耗。
[0008]由该说明书和附图的描述，其它目的和新的特征将变得清楚。
[0009]在本文公开的实施例中，一个典型实例简略概述如下。
[0010]根据该发明的实施例，提供一种半导体装置，包括固态成像装置，固态成像装置包括像素，每个像素包括:第一光电二极管和第二光电二极管；第一传输晶体管，其将第一光电二极管中的电荷传输到浮置扩散电容部；和第二传输晶体管，其组合第一光电二极中的电荷和第二光电二极中的电荷，并将组合的电荷传输到浮置扩散电容部。
[0011]根据本文公开的该发明的实施例，能够改善半导体装置的性能。尤其是，能够降低固态成像装置的电力。
【附图说明】
[0012]图1是示例该发明第一实施例的半导体装置的配置的示意图。
[0013]图2是示例该发明第一实施例的半导体装置的电路图。
[0014]图3示出了示例该发明第一实施例的半导体装置的平面布局。
[0015]图4是沿图3的线A-A的截面图。
[0016]图5示出了示例该发明第二实施例的半导体装置的平面布局。
[0017]图6是沿图5的线B-B的截面图。
[0018]图7是示例比较实例的半导体装置的电路图。
[0019]图8示出了示例比较实例的半导体装置的平面布局。
【具体实施方式】
[0020]在下文中，参考附图将详细描述该发明的一些实施例。在示例下面实施例的所有图中，具有相同功能的部件用相同的数字标示，并省略了重复描述。在下面的实施例中，除了特别需要的情况以外，将不重复描述相等或类似的部分。
[0021]第一实施例
[0022]现在参考图1至4将描述第一实施例的半导体装置。第一实施例的半导体装置涉及一种固态成像装置，具体地，包括其中每个都有多个光电二极管的像素的固态成像装置。
[0023]图1是示例第一实施例的固态成像装置的配置的示意图。作为该实施例的半导体装置的固态成像装置是互补金属氧化物半导体(CMOS)的图像传感器，如图1所示，其包括像素阵列部PEA、读出电路CC1和CC2、输出电路0C、行选择电路RC、控制电路C0C和存储器电路MC。
[0024]像素阵列部PEA包括以矩阵方式布置的多个像素PE。具体地，像素PE在用于配置固态成像装置的半导体衬底的顶面上以X-和Y-轴方向布置。每个像素PE的外围都用元件隔离区(元件隔离结构)包围。图1示例的X-轴方向沿着用于配置固态成像装置的半导体衬底的主表面，同时沿着其中布置像素PE的行方向。Y-轴方向沿着半导体衬底的主表面并垂直于X-轴方向，同时沿着其中布置像素PE的列方向。换句话说，像素PE以矩阵方式布置。
[0025]像素PE中的每一个都会产生具有对应于施加光强度水平的信号。行选择电路RC选择行中的多个像素PE。由行选择电路RC选择的像素PE中的每一个向随后描述的输出线0L(参照图2)输出产生的信号。读出电路CC1和CC2在像素阵列部PEA在其间的情况下在Y-轴方向上彼此相对地布置。读出电路CC1和CC2中的每一个读出从每个像素PE输出到输出线0L的信号，并将该信号发送到输出电路0C。存储器电路MC是暂时存储从输出线0L输出的信号的存储部。
[0026]读出电路CC1从接近读出电路CC1 一侧的一半像素PE读出信号，并且读出电路CC2从接近读出电路CC2 —侧的另一半像素PE读出信号。输出电路0C通过读出电路CC1和CC2接收从像素PE读出的信号，并将该信号输出到固态成像装置的外部。控制电路C0C通常管理固态成像装置的总体操作，并控制固态成像装置的任何其它部件的操作。为了测量两个光电二极管各自输出的电荷的大小，存储器电路MC存储从像素PE中的两个光电二极管中的一个光电二极管输出的信号。
[0027]图2示出了一个像素的电路图。图1示例的像素PE中的每一个都有图2示例的电路。如图2所示，像素具有各自执行光电转换的光电二极管PD1和Η)2、传输在光电二极管PD1中产生的电荷的传输晶体管TX1，和传输在光电二极管H)1和PD2中的每一个中产生的电荷的传输晶体管TX2。像素还具有存储从传输晶体管TX1和TX2传输的电荷的浮置扩散电容部FD，和放大浮置扩散电容部FD的电位的放大器晶体管AMI。像素进一步包括:选择晶体管SEL，其选择是否将由放大器晶体管AMI放大的电位输出到耦合至读出电路CC1和CC2中一个的输出线0L(参照图1);和重置晶体管RST，其使光电二极管PD1和TO2的阴极的电位和浮置扩散电容部FD的电位初始化为预定电位。传输晶体管TX1和TX2、重置晶体管RST、放大器晶体管AMI和选择晶体管SEL例如都是N MOS晶体管。
[0028]光电二极管PD1和PD2中的每一个的阳极都接收接地电位作为负电源电位。光电二极管PD2的阴极耦合传输晶体管TX2的源极。光电二极管PD1的阴极耦合到传输晶体管TX1和TX2中的每一个的源极。浮置扩散电容部FD耦合到传输晶体管TX1和TX2中的每一个的漏极、重置晶体管RST的源极和放大器晶体管AMI的栅极。
[0029]重置晶体管RST的漏极和放大器晶体管AMI的漏极都接收正电源电位VCC。放大器晶体管AMI的源极耦合到选择晶体管SEL的漏极。选择晶体管SEL的源极耦合到耦合至读出电路CC1和CC2中一个的输出线0L。
[0030]传输晶体管TX2包括:传输晶体管TX3，其具有包括光电二极管PD1的源极区和包括浮置扩散电容部FD的漏极区；和传输晶体管TX4，其具有包括光电二极管TO2的源极区和包括浮置扩散电容部FD的漏极区。换句话说，传输晶体管TX3和TX4共用它们的栅电极和漏极区。
[0031]换句话说，光电二极管PD2经由传输晶体管TX2，具体地经由传输晶体管TX4，耦合到浮置扩散电容部FD。另一方面，光电二极管PD1经由传输晶体管TX1并经由传输晶体管TX2，具体地经由传输晶体管TX3，耦合到浮置扩散电容部FD。换句话说，传输晶体管TX1和TX2并联地耦合在光电二极管PD1和浮置扩散电容部FD之间。
[0032]传输晶体管TX3和TX4的栅电极彼此电耦合。因此，当向传输晶体管TX2的栅电极施加向栅电极供电的预定电压时，传输晶体管TX3和TX4两者都会导通。因此，当传输晶体管TX2导通时，就会组合在光电二极管roi中产生的电荷和在光电二极管TO2中产生的电荷，并将组合的电荷传输到浮置扩散电容部FD。具体地，传输晶体管TX2是使在光电二极管PD1中产生的电荷和在光电二极管PD2中产生的电荷组合，即相加，并将组合的电荷传输到浮置扩散电容部FD的元件。
[0033]如果传输晶体管TX2没有导通，则不能将光电二极管TO2中的电荷传输到浮置扩散电容部FD。另一方面，如果传输晶体管TX1和TX2中的一个导通，就能将光电二极管roi中的电荷传输到浮置扩散电容部FD。因此，通过只导通传输晶体管TX2，可以读出光电二极管roi中的电荷和光电二极管ro2中的电荷。因此，光电二极管PD1和TO2中的每一个的电荷被初始化，即重置。
[0034]图3示出了像素PE的平面布局。图4