02中。共电极线230可以与显示区域101分隔开，并且可以沿着显示区域101的边缘定位或设置。共电极线230可以具有凸起。
[0056]另外，密封区域220可以比共电极线230更向外定位或设置。
[0057]参照图2和图3，根据第一实施例的0LED显示器100包括多个像素，多个像素设置在显示区域101中并包括开关薄膜晶体管(TFT) 10、驱动TFT20、电容器80和有机发光二极管(0LED)210。这里，术语“像素”是指用于显示图像的最小单位。0LED显示器100利用多个像素显示图像。
[0058]虽然图2示出了具有在一个像素中包括两个TFT 10和20 (例如，开关TFT 10和驱动TFT 20)以及电容器80的2Tr-lCap结构的0LED显示器，但是本发明的实施例不限于此。例如，根据一个实施例的0LED显示器可以在一个像素中包括三个或更多个TFT和/或两个或更多个电容器，并且还可以包括导线。根据一个实施例的0LED显示器可以具有许多不同的结构。
[0059]0LED显示器100还可以包括位于基底110上的栅极线151以及与栅极线151绝缘并相交(交叉)的数据线171和电源线172。虽然可以通过栅极线151、数据线171和电源线172限定一个像素，但是可以以不同方式来限定一个像素。例如，可以通过黑色矩阵或像素限定层(TOL)来限定像素。
[0060]基底110可以包括或是由玻璃、石英、陶瓷和/或塑料等制成的绝缘基底，但本发明的实施例不限于此。基底110可以包括或是由不镑钢等制成的金属基底，或者基底110可以包括在显示装置领域中可用的任何其它合适的材料或可以由其制成。
[0061]缓冲层120可以设置在基底110上。缓冲层120可以减少或防止诸如杂质和湿气的不期望成分的渗透，并且可以提供平坦的表面。缓冲层120可以包括用于平坦化和/或用于防止或减少渗透的合适材料，或者可以由其制成。例如，缓冲层120可以包括氮化硅(SiNx)、氧化硅(Si02)或氮氧化硅(S1xNy，例如Si2N20)中的一种或更多种。在实施时，可以根据基底110的种类和工艺条件省略缓冲层120。
[0062]开关和驱动半导体层131和132 (例如，开关半导体层131和驱动半导体层132)可以设置在缓冲层120上。开关半导体层131和驱动半导体层132可以包括例如多晶硅、非晶硅或氧化物半导体(诸如铟镓锌氧化物(IGZ0)和铟锌锡氧化物(ΙΖΤ0))中的一种或更多种，或者可由其制成。例如，在图3中示出的驱动半导体层132包括多晶硅或由多晶硅制成的情况下，驱动半导体层132可以包括没有用杂质掺杂的沟道区135以及位于沟道区135的各侧的p+掺杂的源区136和漏区137。在这种情况下，可以使用诸如硼B的p型杂质作为掺杂剂离子。例如，可以使用B2H6。这样的掺杂剂可以根据TFT的种类而改变。根据本发明的第一实施例，使用P型杂质的PM0S结构的TFT用作驱动TFT 20，但本发明的实施例不限于此。例如，可以使用NM0S结构或CMOS结构的TFT作为驱动TFT 20。
[0063]栅极绝缘层140可以设置在开关半导体层131和驱动半导体层132上。栅极绝缘层140可以包括例如正硅酸乙酯(TE0S)、氮化硅(SiNx，其中，0〈x〈4/3)或氧化硅(Si02)中的一种或更多种。在实施时，栅极绝缘层140可以具有厚度为大约40nm的氮化硅层和厚度为大约80nm的TE0S层顺序地层叠的双层结构。
[0064]包括栅电极152和155 (例如，开关栅电极152和驱动栅电极155)的栅极布线可以设置在栅极绝缘层140上。栅极布线还可以包括栅极线151、第一电容器板158和其它导线。栅电极152和155可以设置为与半导体层131和132的至少一部分叠置，例如，与沟道区叠置。栅电极152和155可以防止在形成半导体层131和132的过程中用杂质对半导体层131和132的源区136和漏区137进行掺杂时沟道区被杂质掺杂(或减少这样的掺杂)。
[0065]栅电极152和155以及第一电容器板158可以设置在同一层上，并且可以包括基本上相同的金属材料或由基本上相同的金属材料制成。例如，栅电极152和155以及第一电容器板158可以包括从钼(Mo)、铬(Cr)和钨(W)中选择的至少一种。
[0066]被构造为覆盖栅电极152和155的层间绝缘层160可以设置在栅极绝缘层140上。类似于栅极绝缘层140，层间绝缘层160可以包括正硅酸乙酯(TE0S)、氮化硅(SiNx)或氧化硅(S1x，其中，0〈x彡2)，或者由正硅酸乙酯(TE0S)、氮化硅(SiNx)或氧化硅(S1x，其中，0<x ^ 2)制成，但是本发明的实施例不限于此。
[0067]包括源电极173和176 (例如，开关源电极173和驱动源电极176)以及漏电极174和177 (例如，开关漏电极174和驱动漏电极177)的数据布线可以设置在层间绝缘层160上。数据布线还可以包括数据线171、电源线172、第二电容器板178和其它导线。源电极176和漏电极177可以通过接触开口(例如，孔)分别结合到半导体层132的源区136和漏区 137。
[0068]因此，开关TFT 10可以包括开关半导体层131、开关栅电极152、开关源电极173和开关漏电极174，驱动TFT 20可以包括驱动半导体层132、驱动栅电极155、驱动源电极176和驱动漏电极177。TFT 10和20的构造不限于上述实施例，并且可以根据对于本领域普通技术人员而言应该明了的其它构造而变化。
[0069]电容器80可以包括第一电容器板158和第二电容器板178，层间绝缘层160设置在第一电容器板158和第二电容器板178之间。
[0070]开关TFT 10可以用作选择将要发光的像素的开关器件。开关栅电极152可以结合到栅极线151。开关源电极173可以结合到数据线171。开关漏电极174可以与开关源电极173分隔开，并且可以结合到第一电容器板158。
[0071]驱动TFT 20可以将驱动电力施加到像素电极211，以使在所选择的像素中的0LED210的发光层212能够发光。驱动栅电极155可以结合到第一电容器板158。驱动源电极176和第二电容器板178可以结合到电源线172。驱动漏电极177可以通过接触孔结合到0LED 210的像素电极211。
[0072]开关TFT 10可以通过施加到栅极线151的栅极电压来操作，并且可以用于将施加到数据线171的数据电压传输到驱动TFT 20。与从电源线172施加到驱动TFT 20的共电压和从开关TFT 10传输的数据电压之间的差相等的电压可以存储在电容器80中。与存储在电容器80中的电压对应的电流可以经由驱动TFT 20流到0LED 210，从而0LED 210可以发光。
[0073]在非显示区域102的层间绝缘层160上，共电极线230可以比密封区域220更向内定位或设置。共电极线230可以包括与源电极173和176以及漏电极174和177的材料相同或基本相同的材料，或由与源电极173和176以及漏电极174和177的材料相同或基本相同的材料制成。
[0074]源电极173和176、漏电极174和177以及共电极线230可以包括金属材料或由金属材料制成。金属材料的示例可以包括钼(Mo)、铬(Cr)、钨(W)、铝(A1)和/或铜(Cu)，并且这些金属可以单独或彼此结合使用。源电极173和176、漏电极174和177以及共电极线230可以具有单层结构或多层结构。
[0075]如图2所示，共电极线230可以包括线单元235和凸起236。
[0076]平坦化层180可以设置在层间绝缘层160上，并且可以被构造为覆盖数据布线(171、172、173、174、176、177和178)。平坦化层180可以用于通过消除或减少台阶(例如，缺陷)来使0LED 210的设置在平坦化层180上的表面平坦化，以提高0LED 210的发光效率。平坦化层180可以具有像素接触开口(例如，孔)，漏电极177的一部分经由像素接触开口暴露。
[0077]平坦化层180可以包括从聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫树脂和苯并环丁烯(BCB)中选择的至少一种，或由从它们中选择的至少一种制成。
[0078]0LED 210的像素电极211可以设置在平坦化层180上。像素电极211可以通过平坦化层180的接触开口(例如，孔)结合到漏电极177。
[0079]像素电极211可以是以下类型或种类中的任何一种:透射类型或种类、透反射类型或种类和反射类型或种类。
[0080]透明导电氧化物(TC0)可以