一种基于双图案的半导体器件及其制造方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造领域，具体地，本发明涉及一种基于双图案的半导体器件及其制造方法、电子装置。
【背景技术】
[0002]随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，随着半导体器件尺寸的不断缩小，双图案技术(Double-Patterning, DP)正作为一种解决途径在器件制备过程中得到广泛的接受和应用。
[0003]双图案技术(Double-Patterning,DP)通过节距碎片(pitch fragmentat1n)克服了 K1限制，从而被广泛的用于半导体器件的制备中。目前在双图案技术(Double-Patterning, DP)技术中有自对准双图案(Self-aligned double patterning,SADP)、光刻-蚀刻-光刻-蚀刻(Litho-Etch-Litho-Etch，LELE)以及冻结涂层蚀刻(Litho-Freeze-Litho, LFL)。
[0004]在器件制备过程中选用哪种技术，需要综合考虑每种技术的灵活性、适用性以及成本的高低进行选择。其中自对准双图案技术(Self-aligned double patterning, SADP)在实现最小间距的蚀刻能力超出了对该方法的期待。
[0005]在SADP过程中通常选用光刻胶并图案化作为双图案中的核(core)，对选用低温沉积方法在所述光刻胶核上形成间隙壁层，在沉积过程中所述间隙壁层对所述光刻胶核产生一定的应力，导致光刻胶核的侧壁性能降低，甚至发生变形，从而对图案的转移造成影响，最终影响器件的性能和良率。
[0006]因此，需要对目前所述SADP方法作进一步的改进，以便消除上述问题，提高器件的性能和良率。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]本发明为了克服目前存在问题，提供了一种基于双图案的半导体器件的制造方法，包括:
[0009]步骤S1:提供半导体衬底，在所述半导体衬底上形成有掩膜叠层，所述掩膜叠层包括位于最上方的图案化的含娃光刻胶层；
[0010]步骤S2:选用氧基等离子体对所述含硅光刻胶层进行氧化处理，以在所述含硅光刻胶层的表面形成氧化物层，同时未被氧化的所述含硅光刻胶层形成光刻胶核；
[0011]步骤S3:回蚀刻所述氧化物层，以露出所述光刻胶核；
[0012]步骤S4:去除所述光刻胶核，以在所述氧化物层中形成开口 ；
[0013]步骤S5:以所述氧化物层为掩膜蚀刻所述半导体衬底，将图案转移至所述半导体衬底中。
[0014]可选地，在所述步骤S2中，所述氧基等离子体对所述含硅光刻胶层进行氧化处理的离子扩散角为-70°?70°。
[0015]可选地，在所述步骤S2中，在所述氧化处理之后，在所述含硅光刻胶层的表面形成交联氧化物层Si0x。
[0016]可选地，在所述步骤S3中，所述回蚀刻选用各向异性的反应离子蚀刻。
[0017]可选地，在所述步骤S3中，所述回蚀刻选用CxFy的蚀刻气氛。
[0018]可选地，在所述步骤S4中，通过湿法剥离的方法去除所述光刻胶核。
[0019]可选地，在所述步骤S1中，所述含硅光刻胶层的图案化方法包括:对所述含硅光刻胶层使用无掩模曝光，并在曝光后进行烘烤。
[0020]可选地，选用TMAH进行湿法剥离以去除所述光刻胶核。
[0021]可选地，在所述步骤S1中，所述掩膜叠层包括依次形成的硬掩膜层、底部抗反射层和所述含硅光刻胶层。
[0022]可选地，所述步骤S5包括:
[0023]步骤S51:以所述氧化物层为掩膜蚀刻所述底部抗反射层，以打开所述底部抗反射层；
[0024]步骤S52:以所述氧化物层和所述底部抗反射层为掩膜蚀刻所述硬掩膜层和所述半导体衬底，以将所述图案转移至所述半导体衬底中。
[0025]本发明还提供了一种基于上述的方法制备得到的半导体器件。
[0026]本发明还提供了一种电子装置，包括上述的半导体器件。
[0027]本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在衬底上形成含硅光刻胶层之后，不再通过沉积的方法在所述光刻胶层上形成间隙壁层，而是通过含氧等离子体对所述含硅光刻胶层进行处理，使所述氧等离子体和硅发生反应，在所述光刻胶的表面形成氧化物层和位于氧化物层内部的光刻胶核，最后去除所述光刻胶核以形成双图案，通过所述方法本发明避免了沉积间隙壁对所述光刻胶层造成的应力，使所述光刻胶层的形状和侧壁性不受损坏，进一步所述方法还避免了 CVD等高温步骤，进一步减小了高温步骤对光刻胶层侧壁造成的损坏。
[0028]本发明的优点在于:
[0029](1)本发明制备得到的图案的侧壁性能更好，避免了沉积CVD膜对光刻胶的侧壁的应力。
[0030](2)所述方法的工艺成本更低，进一步降低半导体器件的生产成本。
[0031](3)工艺过程更加简单，而且更加容易控制。
【附图说明】
[0032]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0033]图la-le为现有技术中制造半导体器件的过程示意图；
[0034]图2a_2f为本发明一实施方式中基于双图案方法的过程示意图；
[0035]图3本发明基于双图案制造半导体器件的工艺流程图。
【具体实施方式】
[0036]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0037]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0038]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0039]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在