一种半导体存储器件及其制备方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体存储器件，具体地，本发明涉及一种半导体存储器件及其制备方法、电子装置。
【背景技术】
[0002]随着便携式电子设备的高速发展(比如移动电话、数码相机、MP3播放器以及PDA等)，对于数据存储的要求越来越高。非易失闪存由于具有断电情况下仍能保存数据的特点，成为这些设备中最主要的存储部件，其中，由于闪存(flash memory)可以达到很高的芯片存储密度，而且没有引入新的材料，制造工艺兼容，因此，可以更容易更可靠的集成到拥有数字和模拟电路中。
[0003]N0R和NAND是现在市场上两种主要的非易失闪存技术，N0R闪存(Flash)器件属于非易失闪存的一种，其特点是芯片内执行，这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM(随机存储器)中，从而使其具有较高的传输效率。
[0004]编程/擦除循环是N0R闪存可靠性最重要的特性，随着半导体存储器件尺寸的不断缩小，所述字线和漏区接触孔之间的间距不断缩小，在编程/擦除循环过程中位线和字线发生桥连成为编程/擦除循环失败的主要原因，接触孔和栅极之间的空间和距离过小引起所述故障。
[0005]因此需要对目前所述半导体存储器件及其制备方法作进一步的改进，以便消除上述问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了解决现有技术中存在的问题，提供了一种半导体存储器件的制备方法，包括:
[0008]步骤S1:提供半导体衬底，在所述半导体衬底上形成有若干栅极结构，所述栅极结构包括依次形成的浮栅和控制栅；
[0009]步骤S2:在所述栅极结构的侧壁上形成第一间隙壁并进行回蚀刻，以去除所述控制栅顶部侧壁上的所述第一间隙壁，露出所述控制栅顶部的侧壁；
[0010]步骤S3:氧化露出的所述控制栅顶部的侧壁，以形成氧化物绝缘层；
[0011]步骤S4:沉积第二间隙壁材料层，以覆盖所述半导体衬底和所述栅极结构；
[0012]步骤S5:沉积层间介电层并在所述层间介电层中形成位于所述栅极结构之间的接触孔。
[0013]可选地，在所述步骤S3中，选用快速热退火氧化法来氧化所述栅极结构顶部的侧壁。
[0014]可选地，在所述步骤S1中，所述栅极结构还包括位于所述浮栅和所述控制栅之间的隔离层。
[0015]可选地，在所述步骤S2中，回蚀刻所述第一间隙壁，以去除所述控制栅从顶部往下50-70nm的所述第一间隙壁。
[0016]可选地，所述步骤S2包括:
[0017]步骤S21:在所述半导体衬底和所述栅极结构上沉积第一间隙壁材料层；
[0018]步骤S22:蚀刻所述第一间隙壁材料层，以在所述栅极结构的侧壁上形所述第一间隙壁。
[0019]可选地，在所述步骤S4之后，所述方法进一步包括执行源漏注入的步骤，以在所述栅极结构两侧的所述半导体衬底中形成源漏极。
[0020]可选地，所述步骤S5包括:
[0021]步骤S51:沉积所述层间介电层，以覆盖所述半导体衬底和所述栅极结构；
[0022]步骤S52:图案化所述层间介电层，以在所述栅极结构之间形成接触孔开口，露出所述半导体衬底。
[0023]可选地，在所述步骤S52之后，所述方法进一步包括在所述接触孔开口中填充导电材料的步骤，以形成所述接触孔。
[0024]可选地，在所述步骤S1中，所述控制栅选用多晶硅。
[0025]本发明还提供了一种基于上述的方法制备得到的半导体器件。
[0026]本发明还提供了一种电子装置，包括上述的半导体器件。
[0027]本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中形成第一间隙壁之后进行回蚀刻，以去除控制栅上顶部的第一间隙壁层，以减小所述控制栅顶部的关键尺寸，形成上窄下宽的结构，增加所述控制栅顶部和接触孔之间的间距，防止所述控制栅和所述接触孔发生桥连。
[0028]此外，除了对所述栅极结构的形状进行改进之外，还对所述栅极顶部进行氧化以形成氧化物绝缘层，即使所述控制栅和所述接触孔发生接触时也能起到绝缘作用，进一步防止所述控制栅和所述接触孔发生桥连，通过上述双重改进，可以极大的提高器件的良率。
【附图说明】
[0029]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0030]图la-lc为现有技术中所述半导体存储器件的制备过程示意图；
[0031]图2a_2g为本发明一实施方式中所述半导体存储器件的制备过程示意图；
[0032]图3为本发明一实施方式中所述半导体存储器件的制备工艺流程图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0035]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0037]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0038]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0039]目前所述半导体器件的制备方法如图la-lc所示，首先如图la所示，首先提供半导体衬底101，在所述半导体衬底101上形成栅极介电层102，在所述栅极介电层上形成第一栅极材料层、0N0隔离层、第二栅极材料层，然后图案化所述第一栅极材料层、0Ν0隔离层、第二栅极材料层，以在所述半导体衬底上分别形成浮栅103和控制栅104，然后对所述栅极进行氧化步骤，以在所述栅极的侧壁上形成氧化物层。
[0040]接着如图lb所示，执行LDD离子注入以在所述栅极两侧的所述衬底中形成LDD掺杂区域，在所述栅极的侧壁上形成间隙壁材料层并进行蚀刻，以得到间隙壁105，然后在执行源漏注入，以形成源漏。
[0041]接着如图lc所示，在所述半导体衬底101上形成接触孔蚀刻停止层，以覆盖所述栅极和所述半导体衬底101，接着沉积层间介电层，以覆盖所述接触孔蚀刻停止层，然后图案化所述层间介电层，以在所述半导体衬底和所