一种阵列基板及制作方法
【技术领域】
[0001]本发明涉及显示领域，特别涉及一种阵列基板及制作方法。
【背景技术】
[0002]在现有的阵列基板的制作工艺中，一般采用等离子体辉光放电的方法沉积导电图形。这样一来在沉积的过程中，或多或少会有电子进入到之前已形成的金属图形上，使该金属图形沉积静电，从而击穿相邻的绝缘图层，造成金属图形与其它导电图形的短接，致使在显示过程中，严重影响显示效果，降低了用户的体验。
[0003]有鉴于此，当前亟需一种能够消除导电图形在形成过程中，对金属图形产生静电的技术方案。
【发明内容】
[0004]本发明的目的是提供一种能够消除阵列基板上的金属图形静电的技术方案。
[0005]为解决上述发明目的，一方面，本发明的实施例提供一种阵列基板，包括依次形成在衬底基板上的金属图形以及导电图形，所述导电图形与所述金属图形绝缘，其中所述阵列基板还包括:
[0006]与所述导电图形同层同材料形成的静电释放图形，所述静电释放图形与所述导电图形绝缘，并连接所述金属图形。
[0007]可选地，所述导电图形与所述金属图形之间设置有绝缘层；
[0008]所述绝缘层上设置有过孔，所述静电释放图形通过所述过孔连接所述金属图形。
[0009]可选地，所述金属图形为信号线；
[0010]所述静电释放图形包括:
[0011]第一静电释放图形，设置在阵列基板的压接区域内，与所述信号线的输入端连接；和/或
[0012]第二静电释放图形，设置在阵列基板的显示区域内，与所述信号线的输出端连接。
[0013]可选地，所述第一静电释放图形为矩形，且矩形的面积为25um 2?400um2。
[0014]可选地，所述第一静电释放图形通过所述绝缘层上的至少两个过孔与所述信号线连接。
[0015]可选地，所述金属图形为栅线，所述导电图形包括源漏金属层图形。
[0016]可选地，所述信号线为栅线，所述导电图形包括漏金属层图形和透明电极，
[0017]所述静电释放图形包括:
[0018]与所述漏金属层图形同层同材料形成的第一部分；
[0019]与所述透明电极同层同材料形成的第二部分。
[0020]可选地，所述金属图形为数据线，所述导电图形包括透明电极
[0021]另一方面，本发明还提供一种阵列基板的制作方法，包括依次在衬底基板上形成金属图形以及导电图形的步骤；
[0022]其中，在形成所述导电图形的构图工艺中，还形成与所述导电图形绝缘的静电释放图形，所述静电释放图形与所述金属图形连接。
[0023]可选地，本发明的制作方还包括:
[0024]形成绝缘层的步骤，所述绝缘层设置在所述导电图形与所述金属图形之间，且具有过孔；
[0025]其中，所述静电释放图形通过所述过孔连接所述金属图形。
[0026]本发明的上述技术方案的有益效果如下:
[0027]本实施例在形成导电图形的制作工艺中还额外形成一个用于与金属图形连接的静电释放图形，该静电释放图形用于释放金属图形上一部分静电，防止金属图形的静电击穿到导电图形上，从而与导电图形短接。由于该静电释放图形可以采用导电图形的构图工艺形成，因此本实施例的阵列基板并不会额外增加制作成本，具有很高应用价值。
【附图说明】
[0028]图1为本发明的阵列基板的结构示意图；
[0029]图2为本发明的阵列基板的俯视示意图；
[0030]图3为本发明的阵列基板的带有静电释放图形的俯示图。
[0031 ]图4A-图4F为本发明的制作方法的流程示意图。
【具体实施方式】
[0032]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0033]针对现有的阵列基板的制作过程中，容易对金属图形产生静电的问题，本发明提供一种解决方案。
[0034]—方面，本发明的实施例提供一种阵列基板，如图1所示，包括:
[0035]依次形成在衬底基板1上的金属图形2以及导电图形41，该导电图形41与金属图形2为不同层设置，相互绝缘。与现有技术不同的是，本实施例的阵列基板还进一步包括:
[0036]与导电图形41同层同材料形成的静电释放图形42，该静电释放图形42与导电图形41绝缘(即静电释放图形42与导电图形41相隔)，并连接金属图形2。
[0037]本实施例在形成导电图形的制作工艺中还额外形成一个用于与金属图形连接的静电释放图形，该静电释放图形用于释放金属图形上一部分静电，防止金属图形的静电击穿到导电图形上，从而与导电图形短接。由于静电释放图形与导电图形可以由同一个构图工艺形成，因此本实施例的阵列基板的制作成本并不会比现有技术高，应用价值能够得到可。
[0038]由于目前市场流行窄边的高分辨率显示屏，因此阵列基板上可用的空间越来越少。而本发明的静电释放图形是现有技术中没有的，如何能够在有限的空间内完成布置成为了技术难点。
[0039]为此，本发明提供一种解决的技术方案。在一般情况下，本实施例的金属图形是指阵列基板上的用于控制薄膜晶体管开关的信号线。而在传统的阵列基板中，会设置有压接区域(即PAD区域)，该区域内上形成有信号线的外接端点。外部信号设备通过外接端点向信号线传输信号。例如控制画面显示的1C芯片，或者用于测量阵列基板制作良品率的检测设备的探针。为此，本实施例可以将静电释放图形可以与信号线输入端连接，并制作在压接区域上，从而复用为现有的外接端点，可节省阵列基板的空间。其中，静电释放图形的形状则与满足外接端点的要求，优选为矩形，面积为25um2?400um2。
[0040]此外，本实施例的静电释放图形还可以直接设置在显示区域内，与信号线的输出端连接，从而不占显示区域的外围空间，满足窄边显示装置的尺寸要求。
[0041]当然，本实施的静电释放图形可以为多个，一部分作为外接端点，设置在压接区域;另一部分则设置在显示区域，与信号线输出端连接。
[0042]此外，需要给予说明的是，如图1所示，本实施例的金属图形2与导电图形41之间是通过该绝缘层3实现绝缘，其中，静电释放图形可以通过绝缘层3的过孔与金属图形2连接。
[0043]当然，在实际应用中，本实施例的金属图形一般为信号线，如栅线、数据线等。在信号线之后形成的导电图形可以是透明电极或者其他信号线，这里透明电极可以是公共电极、像素电极等。本文所述的绝缘层可能是一个图层，也有可能泛指金属图形与导电图形之间的所有绝缘层。
[0044]下面结合实现方式，对本发明的阵列基板的结构进行详细介绍。
[0045]以底栅型结构的阵列基为例，本实现方式的阵列基板如图2所示，包括:
[0046]衬底基板1，形成该衬底基板上1的栅线21、数据线22、第一静电释放图形42A以及第二静电释放图形42B。其中，栅线21即对应本文所述的金属图形，数据线22为本文所述的导电图形，第一静电释放图形42A、第二静电释放图形42B以及数据线22为同层同材料形成。这里需要给予说明的是，在现有技术中，源漏金属层图形与数据线22—般也是图层同材料形成，因此本实现方式的数据线22也可以代表源漏金属层。
[0047]进一步参考图3，第一静电释放图形42A、第二静电释放图形42B与栅线21之间还设置有栅绝缘层31，并通过栅绝缘层31上的过孔与栅线2连接。其中，第一静电释放图形42ASP上位所述的设置在压接区域上的外接端点。在图2中与栅线的驱动电路Gate 1C连接，加载来自Gate 1C的扫描信号。
[0048]若第一静电释放图形42A用于作为测试信号线的外接端点，则可以与检测设备的探针连接，从