而向栅线21加载或接收测试信号。当然，为使测试的结果更加准确，因尽可能减小第一静电释放图形42A的电阻，因此作为优选方案，如图3所示，第一静电释放图形42A可以通过栅绝缘层上的多个过孔与栅线21连接，从而增大作为导线的横截面积。
[0049]此外，在阵列基板的具体制作过程中，数据线22并不是最后形成的导电图形，在数据线图层上方还会形成透明电极(如公共电极、像素电极)，以图2中的入像素电极23为例，在该像素电极23形成过程中，也会对数据线22以及栅线21带来静电，因此也可以采用本发明的技术方案，在制作像素电极23的同时制作静电释放图形，该静电释放图形可以与数据线22或者栅线21连接。若数据线22连接，则此时数据线22作为本文所指的金属图形。
[0050]在实际结构中，像素电极23与数据线22之间设置有钝化层，该钝化层实质也是一种绝缘层，因此本发明的实施例可以将像素电极23同层的静电释放图形通过钝化层的过孔连接到与数据线22上。
[0051]当然，作为其他的可行方案，参考图3，本发明的实施例也可以进一步将像素电极23同层的静电释放图形42A742BS通过钝化层32的过孔连接到与数据线22同层的静电释放图形42A/42B上。从而释放在像素电极23沉积过程中，对栅线21产生的静电。
[0052]由此可见，在本实现方式中，静电释放图形可以由两部分组成，一部分与数据线同层，另一部分与像素电极23同层。同理，作为适应性变化，此时像素电极23同层的静电释放图形42B'则代替数据线22同层的静电释放图层42B，作为外接端点。
[0053]以上仅用于示例性介绍本实施例的实现方式，图2中像素电极23可以等效替换为公共电极。但凡是在形成导电图形的制作工艺中，额外制作与之前金属图形连接的静电释放图形，都应属于本发明的保护范围之内。
[0054]综上所述，本发明的阵列基板在设置静电释放图形后，能够消除金属图形在制作的过程中产生静电，同时静电释放图形的制作过程并不会额外占用构图工艺，因此不会增加阵列基板的制作成本。此外，本实施例的静电释放图形也不会占用阵列基板边缘的空间，能够适用于窄边的显示装置，符合当前显示器的发展趋势。
[0055]此外，本发明的实施例还提供一种阵列基板的制作方法，包括依次在衬底基板上形成金属图形以及导电图形的步骤。
[0056]其中，在形成导电图形的构图工艺中，还形成与导电图形绝缘的静电释放图形，该静电释放图形与金属图形连接。
[0057]本实施例的方法在形成导电图形的制作工艺中，还额外形成一个用于与金属图形连接的静电释放图形，该静电释放图形用于释放金属图形上一部分静电，防止金属图形的静电击穿到导电图形上，从而与导电图形短接。由于该静电释放图形可以采用导电图形的构图工艺形成，因此本实施例的阵列基板并不会额外增加制作成本，具有很高应用价值。
[0058]进一步地，本实施例的制作方法还包括:
[0059]形成绝缘层的步骤，该绝缘层设置在导电图形与所述金属图形之间。在本步骤中，通过对绝缘层进行过孔，使静电释放图形通过绝缘层的过孔连接与金属图形连接。
[0060]下面对本实施例的制作方法进行详细描述。
[0061]以制作一底栅形的阵列基板为例，该阵列基板线依次形成栅线、栅绝缘层、源漏金属图形、钝化层以及透明电极。为消除源漏金属图形以及透明电极在构图过程中对栅线产生的静电，本发明的制作方法包括:
[0062]步骤一，如图4A所示，依次形成栅线41以及栅绝缘层42。
[0063]步骤二，如图4B所示，对栅绝缘层42进行过孔，过孔的数量可以是一个或者大于一个。
[0064]步骤三，如图4C所示，通过一构图工艺，同层同材料形成源漏金属图形(未画出)以及静电释放图形的第一部分43，该静电释放图形的第一部分43通过上述步骤二在栅绝缘层42上形成的过孔，与栅线41连接。
[0065]步骤四，如图4D所示，沉积钝化层44;
[0066]步骤五，如图4E所示，对钝化层44进行过孔，过孔的数量可以是一个或者大于一个；
[0067]步骤六，如图4F所示，通过同一构图工艺，同层同材料形成透明电极(未画出)以及静电释放图形的第二部分45，该另一静电释放图形的第二部分45通过上述步骤五在钝化层44形成的过孔，与静电释放图形的第一部分43连接。
[0068]综上所述，本实施的制作方法与本发明的阵列基板相对应，因此能够实现相同的技术效果。
[0069]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种阵列基板，包括依次形成在衬底基板上的金属图形以及导电图形，所述导电图形与所述金属图形绝缘，其特在于，所述阵列基板还包括: 与所述导电图形同层同材料形成的静电释放图形，所述静电释放图形与所述导电图形绝缘，并连接所述金属图形。2.根据权利要求1所述的阵列基板，其特征在于， 所述导电图形与所述金属图形之间设置有绝缘层； 所述绝缘层上设置有过孔，所述静电释放图形通过所述过孔连接所述金属图形。3.根据权利要求2所述的阵列基板，其特征在于， 所述金属图形为信号线； 所述静电释放图形包括: 第一静电释放图形，设置在阵列基板的压接区域内，与所述信号线的输入端连接;和/或 第二静电释放图形，设置在阵列基板的显示区域内，与所述信号线的输出端连接。4.根据权利要求3所述的阵列基板，其特征在于， 所述第一静电释放图形为矩形，且矩形的面积为25um 2?400um2。5.根据权利要求3所述的阵列基板，其特征在于， 所述第一静电释放图形通过所述绝缘层上的至少两个过孔与所述信号线连接。6.根据权利要求3所述的阵列基板，其特征在于， 所述金属图形为栅线，所述导电图形包括源漏金属层图形。7.根据权利要求3所述的阵列基板，其特征在于， 所述信号线为栅线，所述导电图形包括源漏金属层图形和透明电极， 所述静电释放图形包括: 与所述源漏金属层图形同层同材料形成的第一部分； 与所述透明电极同层同材料形成的第二部分。8.根据权利要求3所述的阵列基板，其特征在于， 所述金属图形为数据线，所述导电图形包括透明电极。9.一种阵列基板的制作方法，包括依次在衬底基板上形成金属图形以及导电图形的步骤，其特征在于， 在形成所述导电图形的构图工艺中，还形成与所述导电图形绝缘的静电释放图形，所述静电释放图形与所述金属图形连接。10.根据权利要求9所述的制作方法，其特征在于，还包括: 形成绝缘层的步骤，所述绝缘层设置在所述导电图形与所述金属图形之间，且具有过孔； 其中，所述静电释放图形通过所述过孔连接所述金属图形。
【专利摘要】本发明提供一种阵列基板及制作方法，涉及显示领域。其中，阵列基板包括依次形成在衬底基板上的金属图形以及导电图形，所述导电图形与所述金属图形绝缘，与所述导电图形同层同材料形成的静电释放图形，所述静电释放图形与所述导电图形绝缘，并连接所述金属图形。本发明的方案在形成导电图形的制作工艺中还额外形成一个用于与金属图形连接的静电释放图形，该静电释放图形用于释放金属图形上一部分静电，防止金属图形的静电击穿到导电图形上，从而与导电图形短接。由于该静电释放图形可以采用导电图形的构图工艺形成，因此本实施例的阵列基板并不会额外增加制作成本，具有很高应用价值。
【IPC分类】H01L23/60, H01L27/12
【公开号】CN105489596
【申请号】CN201610003750
【发明人】杨小飞, 莫再隆, 辛燕霞, 代科, 朱亚文, 苏磊
【申请人】京东方科技集团股份有限公司, 成都京东方光电科技有限公司
【公开日】2016年4月13日
【申请日】2016年1月4日