半导体器件封装件、层叠封装件和计算装置的制造方法
【专利说明】半导体器件封装件、层叠封装件和计算装置
[0001]本申请要求于2014年10月06日提交的第10_2014_0134292号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用完全包含于此。
技术领域
[0002]发明构思涉及具有提供关于封装件的信息(诸如制造商和产品信息)的标记(例如，型号名称和/或编号)的半导体器件封装件。发明构思涉及至少一个芯片堆叠在另一个芯片或裸片上的诸如层叠封装件(PoP)的多芯片封装件。
【背景技术】
[0003]半导体芯片的表面通常刻有识别或其他另行区分半导体芯片的标记。通常，标记包括芯片或装载芯片的封装件的型号、制造商的徽标、生产日期和批次标识(lot ID)。然而，在诸如层叠封装件(PoP)的包括安装在基底上的芯片的某些类型的封装件中，模塑材料在将芯片模塑到基底的工艺期间在芯片的表面上散布或扩散。在这种情况下，标记可能被模塑材料遮掩。
【发明内容】
[0004]根据发明构思，提供了半导体器件封装件的实施例，该半导体器件封装件包括:印刷电路板(PCB)，具有上表面；芯片，接合到PCB，并且具有面对PCB的上表面的有效表面和背离PCB的上表面的背侧表面；第一接触件，在PCB的上表面处接合到PCB ;模具，在PCB的上表面处模塑到PCB，保护芯片的侧面并且暴露芯片的背侧表面，并且具有暴露接合到PCB的第一接触件的通路开口 ；至少一个第一标记，雕刻在模具的标记区域中，其中，标记区域位于芯片的背侧表面和通路开口之间。
[0005]根据发明构思，提供了层叠封装件(PoP)的实施例，该PoP包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及将顶部半导体封装件和底部半导体封装件电连接的电接触件，其中，该底部半导体封装件包括:印刷电路板(PCB)，具有上表面；芯片，接合到PCB，并且具有面对PCB的上表面的有效表面和背离PCB的上表面的背侧表面；模具，在PCB的上表面处模塑到PCB，保护芯片的侧面并暴露芯片的背侧表面，并且具有在其中延伸的通路开口 ；至少一个第一标记，雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中，其中，顶部半导体封装件包括基底和安装到基底的芯片，其中，电接触件分别设置在通路开口中。
[0006]根据发明构思，提供了层叠封装件(PoP)的实施例，该半导体器件封装件包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及将底部半导体封装件的PCB和顶部半导体封装件电连接的电接触件，其中，该底部半导体封装件包括:印刷电路板(PCB)，具有上表面；裸片，设置在PCB的上表面上，并具有面对PCB的上表面的有效表面；导电凸起，设置在PCB的上表面上，并在裸片的有效表面处将PCB电连接到裸片；模塑层，在PCB的上表面处模塑到PCB并具有顶表面；通路开口，在模塑层的顶表面处；至少一个第一标记，在PoP的位于裸片的外周和通路开口之间的区域中的模塑层的顶表面的标记区域处提供关于PoP的信息，其中，顶部半导体封装件包括基底和安装到基底的芯片，其中，电接触件分别设置在通路开口中。
[0007]根据发明构思，还提供了计算系统的实施例，该计算系统包括板、安装到板的层叠封装件(POP)以及通过板连接到PoP的显示器，其中，该PoP包括底部半导体封装件、堆叠在底部半导体封装件上的顶部半导体封装件以及电连接底部半导体封装件和顶部半导体封装件的电接触件，其中，该底部半导体封装件包括具有上表面的印刷电路板(PCB)，接合到PCB并且具有面对PCB的上表面的有效表面和背离PCB的背侧表面的芯片，在PCB的上表面处模塑到PCB、保护芯片的侧面、暴露芯片的背侧表面并且具有在其中延伸的通路开口的模具，以及雕刻在模具的位于芯片的背侧表面和通路开口之间的标记区域中的至少一个第一标记，其中，顶部半导体封装件包括基底和安装到基底的芯片，电接触件分别设置在通路开口中。
【附图说明】
[0008]通过下面参照附图做出的对优选实施例的详细描述，发明构思的以上及其他特征和优点将变得更明显，其中:
[0009]图1至图9 一起示出根据发明构思的在其制造过程期间的半导体器件的层叠封装件(PoP)，其中，图1和图2均是构成封装件的中间产品的半导体器件的剖视图，图3同时示出半导体器件的芯片的示例的剖视图和平面图，图4和图5均是半导体器件的芯片的示例的平面图，图6是构成封装件的中间产品的半导体器件的剖视图，图7是PoP的半导体器件底部封装件的剖视图，图8和图9均是在其制造的各个后期阶段期间的PoP的剖视图；
[0010]图10是包括根据发明构思的半导体封装件的电子系统以及使用该电子系统的各种电子产品的概念图；以及
[0011]图11是根据发明构思的制造半导体封装件的方法的流程图。
【具体实施方式】
[0012]现在将在下文中参照附图更充分地描述发明构思，本发明的实施例在附图中示出。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为局限于在此阐述的实施例。相反地，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。同样的附图标记始终指示同样的元件。
[0013]将理解的是，当元件被称为“连接”或“结合”到另一元件时，该元件可以以直接连接到或结合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任意和全部组合，并可以简写为“/”。
[0014]将理解的是，虽然这里可以使用术语第一、第二等描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，第一信号可以被称为第二信号，类似地，第二信号可以被称为第一信号。
[0015]在这里使用的术语仅出于描述具体实施例的目的，并非意图限制本发明。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解的是，当术语“包括”和/或其变型或者“包含”和/或其变型在本说明书中使用时，说明存在所述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
[0016]除非另有定义，否则在这里使用的全部术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域和/或本申请的语境中的意思一致的意思，并且将不以理想化或过于形式化的含义来进行解释。
[0017]现在，将参照图1至图9详细描述根据发明构思的制造半导体封装件的方法。
[0018]首先，参照图1，将集成电路(1C) 120-1和120-2以及第一接触件110接合到或附着到印刷电路板(PCB) 100的顶表面(亦可称作“上表面”)。第一接触件110可以是焊球、焊料凸起或铜焊盘。1C 120-1和120-2可以是裸片或芯片。为了描述的目的，在下文中将1C 120-1和120-2称为芯片。芯片120-1和120-2中的每个可以包括微处理器、图形处理器、信号处理器、网络处理器、芯片组、音频编解码器、应用处理器(AP)和片上系统(SoC)中的至少一种。
[0019]利用倒装芯片技术通过凸起121-1将第一芯片120-1接合到或附着到PCB 100的顶表面。还利用倒装芯片技术通过凸起121-2将第二芯片120-2接合到或附着到PCB 100的顶表面。当芯片120-1和120-2以倒装芯片方式分别通过凸起121-1和121-2接合到PCB 100的顶表面时，芯片120-1和120-2的与凸起121-1或121-2接合的有效表面面对PCB 100的顶表面，芯片的背侧表面123与有效表面背对。
[0020]PCB 100可以包括通过一个或多个介电层彼此绝缘的多个金属层。金属层可以通过导电通路彼此连接。
[0021]参照图2，在PCB 100上形成模塑层(以下称为“模具”)130。模具130可以是环氧模塑料(EMC)，以保护芯片120-1和120-2免受外力和外部条件的影响。
[0022]模具130可以具有暴露模塑底部填充(eMUF)结构。模具130的eMUF结构是这样的部分:这部分完全包裹在芯片120-1和120-2的周围以覆盖芯片