磁屏蔽的集成电路封装的制作方法
【技术领域】
[0001] 本公开的实施例一般设及集成电路的领域，并且更具体地，设及磁屏蔽的集成电 路封装组件W及用于制造磁屏蔽的封装组件的方法和材料。
【背景技术】
[0002] 新兴存储器和逻辑技术是使用纳米磁性元件来存储和操纵数据。在运些基于磁的 系统中，逻辑值可与磁偶极子或其它磁特性相关联，而不是电子电荷或电流流动。相比于传 统的存储器和逻辑系统，运种磁系统可提供功率消耗和性能优势。然而，基于磁系统确实引 入了新的挑战。具体地，如果暴露于外部磁场，纳米磁性元件可能易于损坏或出错。
【附图说明】
[0003] 通过下列【具体实施方式】并结合所附附图，可容易地理解实施例。为了便于该描述， 同样的参考标号指定同样的结构元件。
[0004] 在所附附图的图中W示例方式而不W限制方式说明实施例。
[000引图1示意性地示出了根据一些实施例的符合倒装忍片球栅阵列(BGA)布置的封装 组件的截面侧视图。
[0006] 图2示意性地示出了根据一些实施例的包括在倒装BGA布置中的多个管忍的封装 组件的截面侧视图。
[0007] 图3示意性地示出了根据一些实施例的符合扇出晶圆级封装(FOWLP)或嵌入式晶 圆级球栅阵列(eWLB)布置的封装组件的截面侧视图。
[0008] 图4示意性地示出了根据一些实施例的符合引线键合球栅阵列(WB-BGA)布置的封 装组件的截面侧视图。
[0009] 图5示意性地示出了根据一些实施例的符合基于引线框架的封装布置的封装组件 的截面侧视图。
[0010] 图6示意性地示出了根据一些实施例的无凸起构建层(BBUL)布置的封装组件的截 面侧视图。
[OOU ]图7示意性地示出了根据一些实施例的符合S维管忍无凸起构建层咖化)布置的 封装组件的截面侧视图。
[0012] 图8示意性地示出了根据一些实施例的符合包括热扩散器的=维(3D)堆叠管忍无 凸起构建层(BBUL)布置的封装组件的截面侧视图。
[0013] 图9示意性地示出了根据一些实施例的包括本文所描述的IC封装组件的计算设 备。
[0014] 图10示意性地示出了根据一些实施例的制造 IC封装组件的方法的流程图。
【具体实施方式】
[0015] 本公开的实施例描述了磁屏蔽的集成电路封装组件、用于磁屏蔽集成电路封装组 件的材料、W及制造磁屏蔽的封装组件的方法。运些实施例被设计成防止基于磁的集成电 路受到外部磁场的影响或保护基于磁的集成电路不受外部磁场的影响W致使基于磁的器 件更稳健并允许他们在另外的环境中执行。在W下描述中，将使用本领域技术人员所通常 使用的术语来描述示例性实现的各个方面，W向其他本领域技术人员传达它们的工作的实 质。然而，对本领域技术人员将显而易见的是，仅采用所描述方面中的一些也可实施本公开 的实施例。为了说明的目的，陈述具体的数字、材料和配置W提供对示例性实现的全面理 解。然而，本领域技术人员将可理解，没有运些特定细节也可实施本公开的实施例。在其他 实例中，省略或简化已知特征W不模糊示例性实现。
[0016] 在W下详细描述中，参照形成本说明书的一部分的附图，其中在全部附图中相同 的标记指示相同的部件，并且在附图中W可实施本发明的主题的示例实施例的方式显示。 应当理解，也可利用其它实施例，并且也可对其他实施例作出结构或逻辑的改变而不背离 本公开的范围。因此，下列【具体实施方式】不应当被认为是限制意义的，并且实施例的范围由 所附权利要求及其等效方案来定义。
[0017] 为本公开之目的，短语"A和/或r表示(A)、（B)或(A和B)。为本公开之目的，短语 "A、B、和/或C'表示(A)、（B)、（C)、(A和B)、(A和C)、（B和C)或(A、B和C)。
[0018] 说明书可使用基于视角的描述，诸如顶部/底部、内/外、上/下等等。运种描述仅用 于便于讨论并且不旨在将本文所描述的实施例的应用限制在任何特定方向。
[0019] 说明书可使用短语巧实施例中"或巧多个实施例中"或巧一些实施例中"，它们 均可表示相同或不同实施例中的一个或多个。此外，就本公开的多个实施例而言所使用的 术语"包含"、"包括"、"具有"等是同义的。
[0020] 本文可使用术语"与……禪合"及其派生词。"禪合"可表示W下一个或多个。"禪 合"可表示两个或两个W上元件直接物理或电接触。然而，"禪合"还可表示两个或两个W上 元件彼此间接接触，但仍彼此协作或交互，W及可表示一个或多个其他元件被禪合或连接 在被认为彼此禪合的元件之间。术语"直接禪合"可表示两个或两个W上元件直接接触。 [0021 ]在各个实施例中，短语"在第二特征上形成、沉积或W其他方式设置的第一特征"， 可表示第一特征被形成、沉积、或设置在第二特征之上，并且第一特征的至少一部分可与第 二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(在第一特征和第 二特征之间具有一个或多个其他特征）。
[0022] 如本文所使用的，术语"模块"可指执行一个或多个软件或固件程序的专用集成电 路(ASIC)、电子电路、片上系统（SoC)、处理器(共享、专用或组)和/或存储器(共享、专用或 组）、组合逻辑电路和/或提供所描述功能的其它合适的组件，或是上述部件的一部分，或包 括上述部件。
[0023] 图1示出了根据某些实施例的封装组件100。图1所示的封装组件100符合倒装忍片 BGA布置。封装组件100可包括封装级互连，运里被显示为球栅阵列(BGAH02。可使用任何合 适的封装级互连。封装组件100可进一步包括封装衬底104,管忍108可禪合至该封装衬底 104。管忍108可包含有源和/或无源器件并且可包括基于磁的存储器或逻辑。在一些实施例 中，管忍108可包括处理器，诸如由虹tei愈制造的Atom猿:处理器或Quark液处理器。基于磁 的存储器或逻辑可包括，但不限于，磁阻随机存取存储器(MRAM)、自旋转移矩磁阻随机存取 存储器(STT-MRAM)、热辅助开关磁阻随机存取存储器(TASK-MRAM)、W及自旋电子逻辑。管 忍108可经由管忍级互连(诸如，BGA 110)连接至封装衬底104。附图是代表性的并且实际上 封装组件100可包括为了清楚起见本文中未具体讨论的附加特征。例如，可存在将BGA 110 电禪合至封装级互连(BGAH02的附加的特征。
[0024] 封装组件100可包括设置在封装衬底104和管忍108上的模制化合物（106和112的 组合）。模制化合物可包括基质成分106和磁场吸收颗粒112。磁场吸收颗粒112用于衰减外 部磁场并使管忍108与此类外部磁场屏蔽。基质成分106可包括环氧树脂、其他聚合物材料、 或任何其它合适的基质材料。磁场吸收颗粒112可包括铁磁材料，诸如，例如氧化铁、儀铁合 金，或钻铁合金。磁场吸收颗粒112也可包含少量的其它元素来增强磁性质。例如，磁场吸收 颗粒112可包括"高导磁率合金(mu metal)"，高导磁率合金通常由Ni、In、Cu和化构成。"高 导磁率合金"可具有近100,000相对磁导率。磁场吸收颗粒112可包括具有足W衰减外部磁 场并使管忍108与此类外部磁场屏蔽的磁导率特性的其它合适的材料。
[0025] 材料的具体选择和基质成分106和磁场吸收颗粒112之比取决于最终化合物的期 望特性W及封装组件将要使用的应用和环境。一般而言，磁场吸收颗粒112的浓度越高，贝U 屏蔽效果越大并且可被衰减的外部磁场越大。例如，磁场吸收颗粒112的浓度可大约70%的 体积。利用大到80 %-90%或80%-90% W上的体积的磁场吸收颗粒112的浓度对一些应用 是有利的。
[0026] 当选择基质成分106和磁场吸收颗粒112两者时，除了磁屏蔽之外还必须考虑热性 质。例如，组合的模制化合物（106和112的组合）的热膨胀系数必须与管忍108和封装衬底 104的热膨胀系数足够类似W确保适当的粘附并且防止在热循环期间分层。此外，与基质成 分106相比，磁场吸收颗粒112可呈现较高的热导率。运可导致组合的模制化合物的热导率 增加，运可有益于将不需要的热量从管忍108或封装衬底104传送走。
[0027] 切换纳米磁体所需的磁场取决于纳米磁体的构造而不同，但可W是大约30奥斯特 (Oe)。例如，已知一些纳米磁体需要在300e和5000e之间的磁场来切换。一些环境(外部)磁 场与切换纳米磁体所需的范围的重叠并由此提供损坏存储于磁存储器中的数据或在磁性 逻辑中引入误差的可能性。例如，标准冰箱磁体可产生500e的磁场，而螺线管可产生1 OOOe-SOOOe的磁场。考虑到运些磁场值，此类共同环境磁场可对磁存储器或磁性逻辑有不利影 响。通过在模制化合物中包括磁场吸收颗粒112,运些环境磁场可被吸收和/或衰减，W消除 和/或减少对磁存储器或包含在管忍108中的逻辑的任何不利影响。虽然参考图1讨