] 在被陶瓷材料占据的面积等于内电极的总面积的3%或更小的情况下，减少产生 绝缘劣化的效果会不明显。在被陶瓷材料占据的面积等于内电极的总面积的20%或更大的 情况下，内电极中非导电区域的增加会导致内电极的连接性降低，从而会减小电容。
[0056] 根据示例性实施例，介电层111可包含与陶瓷材料21中包含的添加剂相同的添加 剂，介电层中的添加剂可在介电层的厚度方向上具有浓度梯度。
[0057] 例如，添加剂的浓度可从介电层的与介电层和内电极之间的界面相邻的部分朝着 介电层的在其厚度方向上的中央部分逐渐降低。
[0058] 包含在内电极膏中的陶瓷材料在烧结过程中从内电极膏逸出并形成介电层的一 部分，从而，介电层可包含添加剂。
[0059] 因此，介电层111中的添加剂在介电层111与内电极121和122之间的界面附近 (介电层的与内电极相邻的部分）的浓度比介电层的在其厚度方向上的中央部分的浓度 尚。
[0060] 例如，如图3所示，介电层111可包括与内电极121和122相邻的界面部分111b 以及设置在界面部分111b之间的中央部分111a，添加剂在界面部分的浓度比在中央部分 的浓度高。
[0061] 界面部分111b和中央部分111a在介电层内不进行彼此区分，而是可彼此一体地 形成，并且通过它们与内电极的距离进行彼此区分。
[0062] 在示例性实施例中，界面部分111b可限定为从内电极和介电层之间的界面开始 介电层的总厚度的20%内的区域。
[0063] 界面部分111b的厚度T2可以是介电层111的厚度T1的20%。
[0064] 用作介电层的材料的钛酸钡（BaTi03)可具有高k特性，但是钛酸钡（BaTi03)也会 具有不良的降阻，因此在介电层和内电极变薄的情况下，会难以确保可靠性。
[0065] 另外，当为了改善介电层的降阻和可靠性而使介电层包含添加剂时，介电常数会 减小，并且介电损耗（DF)会增大。
[0066] 因此，在示例性实施例中，在介电层的厚度方向上不是均匀地包含添加剂，在介电 层的与内电极相邻的界面部分中添加剂的浓度会更高。
[0067] 绝缘劣化（由使用多层陶瓷电子组件时介电层的损坏而引起）可主要是由于在介 电层的与内电极相邻的界面部分中聚集了氧空位。因此，如在本公开的示例性实施例中，当 用于改善钛酸钡的降阻和可靠性的添加剂主要存在于介电层的界面部分111b中时，可改 善多层陶瓷电子组件的可靠性，同时可确保高介电常数和低介电损耗。
[0068] 另外，根据示例性实施例，通过增大主要聚集氧空位的从内电极和介电层之间的 界面开始对应于介电层的总厚度的20%的界面部分中的添加剂的浓度，可改善多层陶瓷电 子组件的可靠性，同时可有效地确保高介电常数和低介电损耗。
[0069] 根据示例性实施例，添加剂可主要包含在介电层111的界面部分111b中，从而添 加剂在介电层的界面部分111b中的浓度可比其在介电层的中央部分111a中的浓度高。
[0070] 如在本公开的示例性实施例中，添加剂不是均匀地包含在介电层中，而是添加剂 可聚集在界面部分111b中，而不是中央部分111a中。结果，多层陶瓷电子组件可具有改善 的可靠性，同时防止介电常数减小，并降低介电损耗。
[0071] 如下所述，在制造多层陶瓷电子组件的方法中，可通过以下方法形成介电层111 以及内电极121和122 :将内电极膏涂敷到形成介电层的陶瓷生片，堆叠其上涂敷有内电极 膏的陶瓷生片以形成陶瓷主体，然后对陶瓷主体进行烧结。
[0072] 根据本公开的示例性实施例，用于形成内电极的内电极膏可包含掺杂有添加剂的 陶瓷材料，从而添加剂在介电层的与内电极相邻的界面部分的浓度可比介电层的中央部分 的浓度高。
[0073] 在包括其上涂敷有内电极膏的陶瓷生片的多层主体的烧结工艺过程中，包含在内 电极膏中的陶瓷材料可从内电极逸出，然后移动到陶瓷生片以形成介电层的部分。这里，陶 瓷材料可主要设置在介电层的与内电极相邻的界面部分中。
[0074] 根据示例性实施例，包含在内电极膏中的陶瓷材料可包含掺杂有添加剂的介电材 料，从而与将单独的添加剂添加到内电极膏而不使用掺杂有添加剂的陶瓷材料的情况或者 将表面涂覆有添加剂的陶瓷材料添加到内电极膏的情况相比，添加剂可更均匀地分散在介 电层的界面部分中。
[0075] 与本公开的示例性实施例不同，当添加剂不是被掺杂在钛酸钡基化合物中，而是 单独地存在于陶瓷材料中时，在内电极的烧结过程中，添加剂不能完全地溶入形成介电层 的陶瓷材料或基础材料中，导致偏析。在这种情况下，会形成降低内电极的连接性且劣化介 电材料中的电特性的第二相，造成多层陶瓷电子组件的电容减小且可靠性降低。
[0076] 然而，如在本公开的示例性实施例中，当使用掺杂有添加剂的介电材料作为陶瓷 材料（具有比内电极膏的烧结温度高的烧结温度）时，在内电极的烧结过程中可抑制偏析 和第二相，从而可防止多层陶瓷电子组件的电容减小，同时可改善多层陶瓷电子组件的可 靠性。
[0077] 另外，在烧结过程中移动到内电极与陶瓷生片之间的界面的陶瓷材料可与包含在 陶瓷生片中的化合物一起形成介电层，从而降低介电层的介电损耗并改善介电层的可靠 性。
[0078] 添加剂可以是从由钙（Ca)、可变价受体元素和稀土元素组成的组中选择的至少一 种。
[0079] 可变价受体元素可包括镁（Mg)和锰（Mn)中的至少一种，稀土元素可包括钇（Y)、 钆（Gd)、镝（Dy)、钬（Ho)、铕（Eu)、铒（Er)和镱（Yb)中的至少一种。
[0080] 在陶瓷材料21掺杂有钙（Ca)的情况下，可增大降阻，并可抑制氧空位的移动以改 善可靠性。
[0081] 当陶瓷材料21掺杂有可变价受体元素（Mg和Mn)中的至少一种时，可防止在还原 气氛下执行烧结时介电材料被还原成半导体的现象。
[0082] 在陶瓷材料21掺杂有稀土元素（Y、Gd、Dy、Ho、Eu、Er和Yb)中的至少一种的情况 下，稀土元素可取代钛酸钡基介电材料的A位点和B位点，从而可在烧结过程中保持平衡。 因此，可改善多层陶瓷电子组件的可靠性。
[0083] 根据示例性实施例，如图3所示，介电层可包含电介质晶粒11，每个电介质晶粒11 具有包括核部分11a以及包围核部分的壳部分lib的核壳结构。
[0084] 根据示例性实施例，包含在界面部分中的电介质晶粒中的添加剂在壳部分中的含 量可比在核部分中的含量高。
[0085] 根据示例性实施例，介电层111在厚度方向上可由单层电介质晶粒形成，在这种 情况下，添加剂在壳部分中的含量可比在核部分中的含量高。然而，本发明构思不限于此。
[0086] 另外，当介电层由单层电介质晶粒形成时，添加剂在对应于介电层的界面部分的 区域中的壳部分中的含量比包括在介电层的中央部分中的区域中的壳部分的含量高。
[0087] 如上所述，当包含在内电极膏中的陶瓷材料在烧结过程中移动到内电极与陶瓷生 片之间的界面以形成介电层时，形成陶瓷材料的掺杂有添加剂的介电材料可包围包含在陶 瓷生片中的电介质粉末颗粒以形成电介质晶粒的壳部分。
[0088] 因此，根据示例性实施例，包含在界面部分111b中的电介质晶粒的壳部分可包含 掺杂有添加剂的介电材料，添加剂在包含在介电层的界面部分中的电介质晶粒的壳部分中 的含量比在电介质晶粒的核部分中的含量高。
[0089] 在内电极膏和陶瓷生片的烧结过程中没有从内电极膏逸出的陶瓷材料在烧结工 艺之后可保留在内电极中，以减少出现绝缘劣化。
[0090] 根据示例性实施例，在烧结工艺之后束缚在内电极中的陶瓷材料可具有lnm至 200nm的平均粒径。
[0091] 参照图1和图2,包括在陶瓷主体中的上覆盖部和下覆盖部可通过分别在有源部 的上表面和下表面上堆叠单层介电层、两层或更多层介电层来形成，并可用于防止内电极 121和122因物理应力或化学应力而损坏。
[0092] 第一外电极131和第二外电极132可分别设置在陶瓷主体110的两端部分上，并 可分别电连接到第一内电极121和第二内电极122的暴露的端部分，以构成电容器电路。
[0093] 外电极可包含铜（Cu)作为导电材料。外电极131和132还可包含玻璃，但不限于 此。外电极131和132可由包含导电材料和玻璃的外电极膏形成，但不限于此。这里，玻璃 料可包含在外电极膏中。
[0094] 可通过烧结外电极膏来形成外电极。
[0095] 根据示例性实施例，可通过包括在厚度方向上具有不同钙浓度的介电层来提供具 有高电容、低介电损耗和优异的可靠性的多层陶瓷电子组件。
[0096] 图4A至图4C是示意性地示出在图3的线L1-L2上，包含在根据本公开的示例性 实施例的多层陶瓷电子组件中的基础材料（主要成分）和添加剂的浓度分布的曲线图，以 描述基础材料和添加剂的浓度。
[0097] 图4A示出了包含在基础材料中的元素的浓度分布。基础材料的元素可以是钡 (Ba)和钛（Ti)。
[0098] 如图4A所示，可确定的是，介电层包含相对均匀地分布的基础材料的元素，并且 在内电极的束缚有陶瓷材料的区域处发现基础材料的元素。
[0099] 图4B示出了包含在添加到内电极膏的陶瓷材料中但未包含在用于形成介电层的 电介质浆料（或陶瓷生片）中的添加剂的浓度分布。
[0100] 在这种情况下，如图4B所示，可在内电极的束缚有陶瓷材料的区域中发现添加 剂，并且可在介电层的界面部分中发现添加剂。这里，在介电层的在其厚度方向上的中央部 分中没有发现添加剂，或者仅可在介电层的在其厚度方向上的中央部分中发现非常少量的 添加剂。
[0101 ] 由于包含在内电极膏中的陶瓷材料在烧结过程中从内电极膏逸出以形成介电层 的界面部分的部分，因此可在介电层的界面部分中发现