多层陶瓷电子组件及其制造方法
【专利说明】
[0001] 本申请要求于2014年12月23日在韩国知识产权局提交的第10-2014-0187399 号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用包含于此。
技术领域
[0002] 本公开涉及一种多层陶瓷电子组件及其制造方法。
【背景技术】
[0003] 使用陶瓷材料的电子组件（诸如电容器、电感器、压电元件、压敏电阻、热敏电阻 等）可包括由陶瓷材料形成的陶瓷主体、形成在陶瓷主体内的内电极以及设置在陶瓷主体 的一个表面或多个表面上以连接到内电极的外电极。
[0004] 在这样的电子组件中，通常通过以下方法来制造多层陶瓷电容器：将使用片形成 方法由电介质膏形成的生片与通过印刷方法等形成在片上的内电极图案一起进行堆叠，然 后对堆叠的主体进行烧结。
[0005] 在根据现有技术的多层陶瓷电容器中，通常使用钛酸钡（BaTi03)基介电材料。
[0006] 随着在要求高可靠度的领域中使用的装置的很多功能的电子化以及对这样的装 置的需求的增加，对意图在这样的装置中使用的多层陶瓷电子组件来讲，具有高可靠性是 必要的。
[0007] 随着多层陶瓷电子组件的技术不断发展，实现高水平的电容和高可靠度的方式已 经成为重要问题。
[0008] [现有技术文献]
[0009] (专利文献1)第1999-0075846号韩国专利特许公开
【发明内容】
[0010] 本发明的一方面提供一种多层陶瓷电阻组件及其制造方法。
[0011] 根据本公开的一方面，一种多层陶瓷电子组件包括交错布置的内电极和介电层。 内电极包含束缚在其中的陶瓷材料。陶瓷材料是掺杂有添加剂的介电材料。通过所述多层 陶瓷电阻组件，可抑制发生绝缘劣化，并可改善长期可靠性。还可提供一种制造多层陶瓷电 子组件的方法。
[0012] 根据本公开的另一方面，提供一种多层陶瓷电子组件，其中，添加剂在介电层与内 电极之间的界面附近的浓度比介电层的在其厚度方向上的中央附近的浓度高。通过所述多 层陶瓷电子组件可改善可靠性并可获得低介电损耗和高介电常数。还可提供一种制造多层 陶瓷电子组件的方法。
[0013] 根据本公开的另一方面，提供一种包括多个介电层的多层陶瓷电子组件。介电层 包括具有核壳结构的多个电介质晶粒。内电极设置在介电层上。内电极包含束缚在其中的 陶瓷材料。陶瓷材料是掺杂有添加剂的介电材料。
[0014] 根据本发明的示例性实施例，提供一种多层陶瓷电子组件，所述多层陶瓷电子组 件包括：多个介电层；内电极，设置在所述介电层上，并包含束缚在内电极中的陶瓷材料， 其中，陶瓷材料是掺杂有添加剂的介电材料。
[0015] 根据本发明的示例性实施例，提供一种多层陶瓷电子组件，所述多层陶瓷电子组 件包括：陶瓷主体，包括介电层；内电极，在陶瓷主体内设置在介电层上，并包含束缚在内 电极中的陶瓷材料，其中，介电层中的添加剂在介电层的厚度方向上具有浓度梯度。
[0016] 根据本发明的示例性实施例，提供一种多层陶瓷电子组件，所述多层陶瓷电子组 件包括：多个介电层；内电极，设置在所述介电层上，并包含束缚在内电极中的陶瓷材料， 其中，介电层和陶瓷材料包含添加剂，包含在陶瓷材料中的添加剂的平均浓度比包含在介 电层中的添加剂的平均浓度高。
[0017] 根据本发明的示例性实施例，提供一种制造多层陶瓷电子组件的方法，所述方法 包括：准备包含钛酸钡粉末颗粒的陶瓷生片；将包含掺杂有添加剂的陶瓷材料的内电极膏 涂敷到陶瓷生片；堆叠涂敷有内电极膏的陶瓷生片；烧结堆叠的陶瓷生片，以形成包括内 电极和介电层的陶瓷主体。
[0018] 根据本发明的示例性实施例，提供一种多层陶瓷电子组件，所述多层陶瓷电子组 件包括：多个介电层，其中，所述介电层包括具有核壳结构的多个电介质晶粒；内电极，设 置在所述介电层上，并包含束缚在内电极中的陶瓷材料，其中，陶瓷材料是掺杂有添加剂的 介电材料。
【附图说明】
[0019] 通过下面结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将会 被更清楚地理解。
[0020] 图1是示出根据本公开的示例性实施例的多层陶瓷电子组件的透视图。
[0021] 图2是沿图1的A-A'线截取的截面图；
[0022] 图3是图2的区域P的放大图；
[0023] 图4A至图4C是示意性地示出在图3的线L1-L2上，包含在根据本公开的示例性 实施例的多层陶瓷电子组件中的基础材料（主要成分）和添加剂的浓度分布的曲线图，以 描述基础材料和添加剂的浓度。
[0024] 图5是示出根据本公开的另一示例性实施例的制造多层陶瓷电子组件的方法的 流程图。
[0025] 图6是根据本公开的示例性实施例的包括内电极和介电层的烧结的多层主体的 截面的透射电子显微镜（TEM)图像。
[0026] 图7A是包括根据发明示例1的内电极和介电层的多层陶瓷电子组件的截面的TEM 图像。
[0027] 图7B是示出表示在由图7A的线1限定的区域中沿箭头的方向存在的钙（Ca)的 量的能量色散谱?DS)线轮廓的曲线图。
【具体实施方式】
[0028] 在下文中，将参照附图详细描述本公开的实施例。
[0029] 然而，本公开可按照许多不同的形式来体现，并不应该被解释为局限于在此阐述 的具体实施例。确切地说，这些实施例被提供为使得本公开将是彻底的和完整的，且将本公 开的范围充分地传达给本领域技术人员。
[0030] 在附图中，为了清晰起见，会夸大元件的形状和尺寸，并将始终使用相同的附图标 记来表示相同或相似的元件。
[0031] 图1是示出根据本公开的示例性实施例的多层陶瓷电子组件100的透视图，图2 是沿图1的A-A'线截取的多层陶瓷电子组件100的示意性截面图。
[0032] 参照图1和图2,根据本公开的示例性实施例的多层陶瓷电子组件100可包括陶瓷 主体110以及设置在陶瓷主体的外表面上的外电极131和132。
[0033] 陶瓷主体110可包括对电容形成做出贡献的有源部以及分别形成在有源部之上 和之下并设置为上边缘部和下边缘部的上覆盖部和下覆盖部。有源部可包括介电层111以 及内电极121和122,并可通过堆叠其上印刷有内电极图案的介电层111来形成。
[0034] 在示例性实施例中，陶瓷主体110的形状不受具体限制，可大体上呈六面体。由于 在烧结片时陶瓷粉末的烧结收缩、关于有无内电极图案的厚度差异以及陶瓷主体的边缘部 分的打磨，陶瓷主体110可大体上呈六面体形状，而不是完全的六面体形状。
[0035] 内电极121和122以及介电层111可交替地堆叠，内电极121和122可通过置于 其间的介电层111彼此电绝缘。
[0036] 内电极121和122可包括交替地设置在各个介电层上的第一内电极121和第二内 电极122。
[0037] 内电极121和122的厚度和数量可根据电子组件的用途来确定。
[0038] 内电极121和122中可包含镍（Ni)、铜（Cu)、钯（Pd)或者它们的合金，但不限于 此。
[0039] 包含在第一内电极121和第二内电极122中的导电材料不受具体限制，也可以是 镍（Ni)。
[0040] 介电材料111可包含高k(介电常数）陶瓷成分，例如，钛酸钡（BaTi03)基介电材 料。
[0041 ] 钛酸钡（BaTi03)基介电材料可理解为包括纯钛酸钡或者钛酸钡的Ba位点（A位 点）和Ti位点（B位点）掺杂有不同的添加剂的化合物。
[0042] 图3是图2的区域P的放大图。
[0043] 如图3所示，根据示例性实施例，内电极121和122可包含束缚在其中的陶瓷材料 21〇
[0044] 陶瓷材料21 (掺杂有添加剂的介电材料）可以是例如掺杂有添加剂的钛酸钡基介 电材料。
[0045] 根据示例性实施例，束缚在内电极121和122中的陶瓷材料21可掺杂有添加剂， 从而与纯钛酸钡基介电材料相比，可改善其在烧结之后的降阻（reduction resistance)和 绝缘特性。
[0046] 束缚在内电极121和122中的陶瓷材料21的降阻和绝缘特性可得到改善，从而抑 制内电极中发生过电流情况，并且即使在内电极过热的情况下，也防止内电极熔融和断开， 因此可防止绝缘劣化，从而可确保多层陶瓷电子组件的长期可靠性。
[0047] 添加剂可以是从由f丐（Ca)、可变价受体（variable-valence acceptor)元素和稀 土元素组成的组中选择的一种或更多种元素。
[0048] 可变价受体元素可包括镁（Mg)和锰（Mn)中的至少一种，稀土元素可包括钇（Y)、 钆（Gd)、镝（Dy)、钬（Ho)、铕（Eu)、铒（Er)和镱（Yb)中的至少一种。
[0049] 如以下详细地描述的，根据示例性实施例，可通过包含在内电极121和122中的陶 瓷材料21的添加剂组成来调节介电层111的组成。
[0050] 因此，可适当地选择添加剂以改善介电层111的物理性质。
[0051] 例如，陶瓷材料21可以是共掺有可变价受体元素中的至少一种和钙（Ca)的介电 材料。
[0052] 可选地，陶瓷材料21可以是共掺有稀土元素中的至少一种和钙（Ca)的介电材料， 或者可以是共掺有可变价受体元素中的至少一种以及稀土元素中的至少一种的介电材料。
[0053] 可选地，陶瓷材料21可以是共掺有钙（Ca)、可变价受体元素中的至少一种以及稀 土元素中的至少一种的介电材料。
[0054] 根据示例性实施例，内电极121和122的被陶瓷材料21占据的截面面积可等于内 电极121和122的总截面面积的3%至20%。
[0055