薄膜晶体管及制备方法、阵列基板、显示装置的制造方法
【专利摘要】本发明提供一种薄膜晶体管及制备方法、阵列基板、显示装置，属于显示技术领域，其可解决现有的薄膜晶体管中的板状结构是金属遮光层，对像素区域的开口率有很大的影响，使像素区域的开口率明显降低的问题。本发明的薄膜晶体管，包括栅极、半导体层以及与所述半导体层连接的漏极和源极，至少部分所述漏极与所述半导体层重叠设置。
【专利说明】
薄膜晶体管及制备方法、阵列基板、显示装置
技术领域
[0001]本发明属于显示技术领域，具体涉及一种薄膜晶体管及制备方法、阵列基板、显示
目.0
【背景技术】
[0002]在薄膜场效应晶体管液晶显不器(Thin Film Transistor Liquid CrystalDisplay,TFT LCD)中，由TFT来控制亚像素的透光能力。TFT的结构通常如图1所示，包含栅极1、栅极绝缘层(图中未标出)、半导体层2、源极3和漏极4，栅极绝缘层位于栅极I和半导体层2之间，源极3和漏极4位于半导体层2远离栅极绝缘层的一侧，漏极4包括与半导体层2重叠设置的条状结构41和与像素区域重叠的板状结构42，漏极4远离半导体层2的一侧设置有绝缘层和像素电极(图中均未示出)，绝缘层与板状结构42重叠的部分设置有过孔5，过孔5用于使漏极4和像素电极连接。
[0003]但现有技术中至少存在如下问题:板状结构42是金属遮光层，占用了像素区域的面积，对像素区域的开口率有很大的影响，使像素区域的开口率明显降低。
【发明内容】
[0004]本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种能够提高像素区域开口率的薄膜晶体管及制备方法、阵列基板、显示装置。
[0005]解决本发明技术问题所采用的技术方案是一种薄膜晶体管，包括栅极、半导体层以及与所述半导体层连接的漏极和源极，至少部分所述漏极与所述半导体层重叠设置。
[0006]其中，所述漏极与所述半导体层重叠的部分的面积占所述漏极的总面积的比值大于50%。
[0007]其中，所述漏极与所述半导体层重叠的部分的面积占所述漏极的总面积的50%?70%。
[0008]其中，整个所述漏极与所述半导体层重叠设置。
[0009]其中，所述漏极上方设置有过孔，所述过孔用于使所述漏极与像素电极连接，至少部分所述过孔与所述半导体层重叠。
[0010]其中，整个所述过孔与所述半导体层重叠。
[0011]其中，所述薄膜晶体管为U型薄膜晶体管、半圆型薄膜晶体管和L型薄膜晶体管中的任意一种。
[0012]作为另一技术方案，本发明还提供一种薄膜晶体管的制备方法，包括:
[0013]形成栅极、半导体层、源极和漏极；
[0014]其中，至少部分所述漏极与所述半导体层重叠设置。
[0015]作为另一技术方案，本发明还提供一种阵列基板，包括上述任意一项所述的薄膜晶体管。
[0016]作为另一技术方案，本发明还提供一种显示面板，包括上述的阵列基板。
[0017]作为另一技术方案，本发明还提供一种显示装置，包括上述的显示面板。
[0018]本发明的薄膜晶体管及制备方法、阵列基板、显示面板、显示装置中，该薄膜晶体管包括栅极、半导体层以及与半导体层连接的漏极和源极，至少部分漏极与半导体层重叠设置，能够在不影响薄膜晶体管性能的基础上，减小漏极在像素区域的遮光面积，从而提高像素区域的开口率。
【附图说明】
[0019]图1为现有的薄膜晶体管的结构示意图；
[0020]图2为本发明的实施例1的薄膜晶体管的结构示意图；
[0021 ]图3为本发明的实施例2的薄膜晶体管的结构示意图；
[0022]图4为本发明的实施例3的薄膜晶体管的制备方法的流程示意图；
[0023]其中，附图标记为:1、栅极;2、半导体层;3、源极;4、漏极;41、条状结构;42、板状结构;5、过孔。
【具体实施方式】
[0024]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0025]实施例1:
[0026]如图2所示，本实施例提供一种薄膜晶体管，包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置。
[0027]本实施例的薄膜晶体管以具有底栅结构的U型薄膜晶体管为例进行说明。本实施例的薄膜晶体管还包含栅极绝缘层、保护层和像素电极(图中均未示出)。栅极绝缘层位于栅极I之上，半导体层2位于栅极绝缘层之上，源极3和漏极4位于半导体层2之上并与半导体层2连接，保护层位于源极3和漏极4之上，保护层上设置过孔5以暴露出漏极4，像素电极形成于保护层上，部分像素电极位于过孔5中以实现与漏极4连接。
[0028]也就是说，相较于现有技术，漏极4与半导体层2至少部分重叠，从而可以减少漏极4在像素区域中的投影所遮挡的面积，进而提高像素区域的开口率。
[0029]其中，漏极4与半导体层2重叠的部分的面积占漏极4的总面积的比值大于50%。[°03°]优选地，漏极4与半导体层2重叠的部分的面积占漏极4的总面积的50%?70%。
[0031]之所以如此设置，是为了最大程度的减少漏极4在像素区域中的投影所遮挡的面积，当然，漏极4与半导体层2重叠的部分的面积占漏极4的总面积的比例并不局限于此，还可以是80%、90%等，只要能够减小漏极4在像素区域中的投影所遮挡的面积即可，在此不再赘述。
[0032]其中，漏极4上方设置有过孔5，过孔5用于使漏极4与像素电极连接，至少部分过孔5与半导体层2重叠。
[0033]也就是说，过孔5是保护层的一部分，为了使漏极4和像素电极通过过孔5连接，且由于至少部分漏极4与半导体层2重叠设置，因此，至少部分过孔5与半导体层2重叠。本实施例中，优选地，整个过孔5与半导体层2重叠。
[0034]当然，过孔5还可以部分与半导体层2重叠，只要能够起到将漏极4和像素电极连通的作用即可，在此不再赘述。另外，过孔5的形状可以是圆形、方形或其他几何形状，只要能够起到将漏极4和像素电极连通的作用即可，在此不再赘述。
[0035]其中，薄膜晶体管为U型薄膜晶体管、半圆型薄膜晶体管和L型薄膜晶体管中的任意一种。
[0036]当然，薄膜晶体管的类型并不局限于此，还可以是其他类型，在此不再赘述。另外，本实施例的薄膜晶体管的各结构之间的位置关系还可以进行变更，例如，薄膜晶体管还可以采用顶栅的结构，即在源极3和漏极4上方形成栅极I，在此不再赘述。
[0037]本实施例的薄膜晶体管，包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，减小漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
[0038]实施例2:
[0039]如图3所示，本实施例提供一种薄膜晶体管，其与实施例1的区别在于，整个漏极4与半导体层2重叠设置。
[0040]之所以如此设置，是为了能够最大程度的减小漏极4在像素区域的投影所占的面积，从而完全避免漏极4在像素区域的遮光问题，进而提高开口率。
[0041]本实施例的薄膜晶体管，包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，整个漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，完全避免漏极4在像素区域的遮光问题，从而提高像素区域的开口率。
[0042]实施例3:
[0043]如图4所示，本实施例提供一种薄膜晶体管的制备方法，包括:形成栅极1、半导体层2、源极3和漏极4;其中，至少部分漏极4与半导体层2重叠设置。
[0044]在本实施例中，以底栅结构为例，该制备方法包括:
[0045]步骤100，形成栅极I。
[0046]步骤101，形成半导体层2。
[0047]步骤102，形成源极3和漏极4。
[0048]当然，在本实施例的薄膜晶体管的制备方法中，在步骤1I之前还包括:形成栅极绝缘层(图中未标出)；在步骤102之后，还包括:形成保护层和像素电极(图中均未示出)。
[0049]其中，栅极绝缘层位于栅极I之上，半导体层2位于栅极绝缘层之上，源极3和漏极4位于半导体层2之上并与半导体层2连接，保护层位于源极3和漏极4之上，保护层上设置过孔5以暴露出漏极4，像素电极形成于保护层上，部分像素电极位于过孔5中以实现与漏极4连接。
[0050]当然，本实施例并不局限于此，例如，薄膜晶体管还可以采用顶栅的结构，即在源极3和漏极4上方形成栅极I，在此不再赘述。
[0051]在本实施例中，至少部分漏极4与半导体层2重叠设置，可以减少漏极4在像素区域中的投影所遮挡的面积，进而提高像素区域的开口率。
[0052]优选地，整个漏极4与半导体层2重叠设置。
[0053]之所以如此设置，是为了能够最大程度的减小漏极4在像素区域的投影所占的面积，从而完全避免漏极4在像素区域的遮光问题，进而提高开口率。
[0054]本实施例的薄膜晶体管的制备方法，用于制备实施例1或实施例2的薄膜晶体管，该薄膜晶体管包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，减小甚至完全避免漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
[0055]实施例4:
[0056]本实施例提供了一种阵列基板，包括实施例1或实施例2的薄膜晶体管。
[0057]本实施例的阵列基板包括实施例1或实施例2的薄膜晶体管，该薄膜晶体管包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，减小甚至完全避免漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
[0058]实施例5:
[0059]本实施例提供了一种显示面板，其特征在于，包括实施例4的阵列基板。当然，本实施例的显示面板还包括与该阵列基板相对设置的对盒基板或彩膜基板，在此不再赘述。
[0060]本实施例的包括实施例4的阵列基板，该阵列基板包括实施例1或实施例2的薄膜晶体管，该薄膜晶体管包括栅极1、半导体层2以及与半导体层2连接的漏极4和源极3，至少部分漏极4与半导体层2重叠设置，能够在不影响薄膜晶体管性能的基础上，减小甚至完全避免漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
[0061 ] 实施例6:
[0062]本实施例提供了一种显示装置，其包括实施例5的显示面板。该显示装置可以为:液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0063]本实施例的显示装置，包括实施例5的显示面板，该显示装置能够在不影响薄膜晶体管性能的基础上，减小甚至完全避免漏极4在像素区域的遮光面积，从而提高像素区域的开口率。
[0064]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【主权项】
1.一种薄膜晶体管，包括栅极、半导体层以及与所述半导体层连接的漏极和源极，其特征在于，至少部分所述漏极与所述半导体层重叠设置。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏极与所述半导体层重叠的部分的面积占所述漏极的总面积的比值大于50%。3.根据权利要求2所述的薄膜晶体管，其特征在于，所述漏极与所述半导体层重叠的部分的面积占所述漏极的总面积的50%?70%。4.根据权利要求2所述的薄膜晶体管，其特征在于，整个所述漏极与所述半导体层重叠设置。5.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏极上方设置有过孔，所述过孔用于使所述漏极与像素电极连接，至少部分所述过孔与所述半导体层重叠。6.根据权利要求5所述的薄膜晶体管，其特征在于，整个所述过孔与所述半导体层重置。7.根据权利要求1至6任意一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管为U型薄膜晶体管、半圆型薄膜晶体管和L型薄膜晶体管中的任意一种。8.一种薄膜晶体管的制备方法，其特征在于，包括: 形成栅极、半导体层、源极和漏极； 其中，至少部分所述漏极与所述半导体层重叠设置。9.一种阵列基板，其特征在于，包括权利要求1至7任意一项所述的薄膜晶体管。10.—种显示装置，其特征在于，包括权利要求9所述的阵列基板。
【文档编号】H01L29/417GK105870197SQ201610251879
【公开日】2016年8月17日
【申请日】2016年4月21日
【发明人】周焱, 顾可可, 毛大龙, 但艺, 吴海龙
【申请人】京东方科技集团股份有限公司, 重庆京东方光电科技有限公司