一种芯片封装结构的制造方法及芯片封装结构的制作方法
【专利摘要】本发明提供了一种芯片封装结构的制造方法及芯片封装结构，先在封装载体上形成第一重布线层，然后再在所述第一重布线层上形成N层第二重布线层，接着将芯片电连接到最顶层第二重布线层上，最后再去除所述封装载体，使的所述第一重布线层裸露在所述芯片封装结构的表面，以作为所述芯片封装结构与外部电连接的外引脚。由于所述的制造方法先配置重布线层，再安装芯片，就算配置重布线层的过程中出现了错误，也不会引起芯片的报废，有效的提高了芯片封装的良率以及降低芯片封装的成本。
【专利说明】
一种芯片封装结构的制造方法及芯片封装结构
技术领域
[0001]本发明涉及芯片封装技术领域，尤其涉及一种芯片封装结构的制造方法及芯片封装结构。
【背景技术】
[0002]随着集成电路的集成度提高，半导体裸芯片上的电极焊盘越来越多，电极焊盘之间的间距也越来越小，为了能更好的将半导体裸芯片上的电极引出到封装结构的表面与外部电连接，在封装半导体裸芯片的过程中通常会为半导体裸芯片配置多层重布线层，以重新排布半导体裸芯片的电极后再与外部电连接。
[0003]现有的为半导体裸芯片配置重布线层的封装工艺步骤为:先将半导体裸芯片安装在芯片承载装置上，半导体裸芯片的有源面朝上，然后再在半导体裸芯片的有源面上一层层的配置重布线层。这种封装工艺由于需要先安装半导体裸芯片，再在半导体裸芯片的有源面上配置重布线层，若在配置重布线层的工段中出现了错误，就可能使得整块半导体裸芯片报废掉，工艺成本高。
【发明内容】
[0004]有鉴于此，本发明提供了一种芯片封装结构的制造方法及芯片封装结构，以提高芯片封装的良率，降低封装成本。
[0005]—种芯片封装结构的制造方法，其特征在于，包括:
[0006]在封装载体上形成图案化的第一重布线层，
[0007]在所述第一重布线层之上形成N层图案化的第二重布线层，相邻层的所述第二重布线层彼此电连接，且最底层的所述第二重布线层与所述第一重布线层电连接，
[0008]将芯片电连接到最顶层的所述第二重布线层上，
[0009]去除所述封装载体，使得所述第一重布线层裸露在所述芯片封装结构的表面，以作为所述芯片封装结构与外部电连接的外引脚。
[0010]优选地，形成N层所述第二重布线层中的第I层第二重布线层的步骤包括:
[0011]用绝缘材料覆盖所述第一重布线层，形成第I层覆盖层，
[0012]对所述第I层覆盖层进行开口处理，以裸露出所述第一重布线层，
[0013]在所述第I层覆盖层上形成第I层的所述第二重布线层，使得第I层的所述第二重布线层延伸至所述第I层覆盖层的开口中与所述第一重布线层电连接。
[0014]优选地，i大于I，形成N层所述重布线层中第i层的所述第二重布线层的步骤包括:
[0015]用绝缘材料覆盖在所述第1-Ι层第二重布线层上，形成第i层覆盖层，
[0016]对所述第i层覆盖层进行开口处理，以裸露出所述第1-Ι层所述第二重布线层，
[0017]在所述第i层覆盖层上形成第i层的所述第二重布线层，使得第i层的所述第二重布线层延伸至所述第i层覆盖层的开口中与所述第1-Ι层第二重布线层电连接。
[0018]优选地，对所述第i层覆盖层进行开口处理的步骤包括:
[0019]根据在形成所述第i层覆盖层之前获取的所述第1-Ι层第二重布线层的位置数据，定位所述第1-Ι层第二重布线层所在的位置，
[0020]在所述第1-Ι层第二重布线层所在的位置处利用激光束对所述第i层覆盖层进行开口处理，以裸露所述第1-Ι层第二重布线层。
[0021]优选地，形成N层所述第二重布线层中的第I层第二重布线层的步骤包括:
[0022]在所述第一重布线上形成第I层布线凸块，
[0023]用绝缘材料覆盖所述第一重布线层，以形成第I层覆盖层，所述第I层布线凸块被所述第I层覆盖层裸露，
[0024]在所述第I层覆盖层上形成与所述第I层布线凸块电连接的第I层图案化导电层，
[0025]所述第I层布线凸块与所述第I层图案化导电层构成所述第I层重布线层。
[0026]优选地，i大于I，形成N层所述重布线层中第i层的所述第二重布线层的步骤包括:
[0027]在所述1-Ι层第二重布线层上形成第i层布线凸块，
[0028]用绝缘材料覆盖所述第1-Ι层第二重布线层，以形成第i层覆盖层，所述第i层布线凸块被所述第i层覆盖层裸露，
[0029]在所述第i层覆盖层上形成与所述第i层布线凸块电连接的第i层图案化导电层，
[0030]所述第i层布线凸块与所述第i层图案化导电层构成所述第i层重布线层。
[0031]优选地，所述第一重布线层由多个引脚排列而成，所述第I层布线凸块中的多个第I布线凸块分别位于多个所述引脚上，且每一个所述引脚在水平方向的截面面积大于位于其上的所述第I布线凸块在水平方向的截面面积。
[0032]优选地，所述第i层图案化导电层由多个第i重布线区排列而成，所述第i层布线凸块中的多个第i布线凸块分别位于多个第i重布线区上，且每一个所述第i重布线区在所述水平方向的截面面积大于位于其上的所述第I布线凸块在水平方向的截面面积。
[0033]优选地，所述的制造方法还包括:形成包封所述芯片的第一包封体。
[0034]优选地，所述的制造方法还包括:
[0035]对所述第一包封体进行开口处理，以裸露部分最顶层的所述第二重布线层，
[0036]在所述第一包封体上形成第三重布线层，使得所述第三重布线层延伸至所述第一包封体的开口中与最顶层的所述第二重布线层电连接，
[0037]将电子元件电连接到第三重布线层上，
[0038]形成包封所述电子元件的第二包封体。
[0039]优选地，将芯片电连接到最顶层的所述第二布线层上的步骤步骤包括:
[0040]在最顶层的所述第二布线层上形成互连凸块，
[0041 ]在所述互连凸块表面形成焊接层；
[0042]将芯片的有源面朝向所述焊接层，并通过导电体与所述焊接层电连接，所述导电体位于所述有源面的焊盘上。
[0043]优选地，所述的制造方法还包括:在将所述芯片通过导电体与所述焊接层电连接之前，通过凸点打线工艺在所述焊盘上形成所述导电体。
[0044]优选地，所述封装载体包括承载基板和位于所述承载基板上的金属层，
[0045]所述金属层作为种子层，利用电镀工艺在所述金属层上形成所述第一重布线层。
[0046]—种根据上述任意一项所述的制造方法形成的芯片封装结构。
[0047]由上可见，本发明提供的芯片封装结构的制造方法中，先在封装载体上形成第一重布线层，然后再在所述第一重布线层上形成N层第二重布线层，接着将芯片电连接到最顶层第二重布线层上，最后再去除所述封装载体，使的所述第一重布线层裸露在所述芯片封装结构的表面，以作为所述芯片封装结构与外部电连接的外引脚。由于所述的制造方法先配置重布线层，再安装芯片，就算配置重布线层的过程中出现了错误，也不会引起芯片的报废，有效的提高了芯片封装的良率以及降低芯片封装的成本。
【附图说明】
[0048]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0049]图1a至图1h为根据本发明实施例一的芯片封装方法中各个工艺步骤形成结构的剖面示意图；
[0050]图2a至图2b为根据本发明实施例二的芯片封装方法中部分工艺步骤形成结构的剖面示意图；
[0051]图3a至图3g为根据本发明实施例三的芯片封装方法中各个工艺步骤形成结构的剖面示意图。
【具体实施方式】
[0052]以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。此外，在本申请中，所有的芯片均指半导体裸芯片。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
[0053]实施例一
[0054]图1a至图1h为根据本发明实施例一的芯片封装结构的制造方法中各个工艺步骤形成结构的剖面示意图。下面将结合图1a至图1h具体阐述本发明提供的芯片封装方法以及芯片封装结构。
[0055]实施例一提供的芯片封装的制造方法主要包括以下步骤:
[0056]步骤1:在封装载体上形成图案化的第一重布线层。
[0057]如图1a所示，封装载体I在芯片封装的过程中主要起到机械支撑的作用，在本实施例中，封装载体I包括承载基板11以及位于承载基板上的金属层12。
[0058]在本实施例中，如图1b所示，以金属层12作为种子层，利用电镀工艺在金属层2上形成图案化的第一重布线层12。利用电镀工艺在封装载体I上形成第一重布线层2的具体步骤为:先在金属层12上设置图案化的电镀掩模板，所述电镀掩模板裸露出部分金属层12，然后在裸露的金属层12上电镀金属材料，以在金属层12上形成图案化的第一重布线层2。金属层12与第一重布线层2在本实施例中均为铜层。第一重布线层2具有相对的第一表面与第二表面，如图1b所示，第一重布线层2的第一表面与金属层12相接触，后续的封装步骤将在第一重布线层2的第二表面上进行。
[0059]步骤2:在所述第一重布线层之上形成N层图案化的第二重布线层，相邻层的所述第二重布线层彼此电连接，且最底层的所述第二重布线层与所述第一重布线层电连接。
[0060]所述的N大于等于I，当N大于I时，相连的第二重布线层彼此电连接，用于重新排布后续的被封装的芯片的电极位置。在本实施例中N等于I，如图1e所示，第I层(即最底层)第二重布线层3形成于第一重布线层2之上，且与第一重布线层2电连接。
[0061]形成第I层第二重布线层3的具体步骤如图1c至图1e所示，主要步骤如下:
[0062]首先，如图1c所示，用绝缘材料(例如环氧塑封料)覆盖在第一重布线层2上，以形成第I层覆盖层4。具体的，可以采用塑封工艺形成第I层覆盖层4。
[0063]然后，如图1d所示，对第I层覆盖层4进行开口处理，以裸露出第一重布线层2。
[0064]最后，如图1e所示，在第I层覆盖层上形成第I层的第二重布线层3，使得第I层的第二重布线层3延伸至第I层覆盖层4的开口中与第一重布线层2电连接。
[0065]在其它实施例中，所述N大于或等于2，则形成N层第二重布线层中的第I层重布线层的方法可以与本实施例中的相同，形成除第I层第二重布线层之外的第i层重布线层(即i大于I)的步骤主要如下:
[0066]首先，用绝缘材料(如环氧塑封料)覆盖在所述第1-Ι层第二重布线层上，形成第i层覆盖层，具体的，可以采用塑封工艺形成第i层覆盖层。
[0067]然后，对第i层覆盖层进行开口处理，以裸露出第1-Ι层第二重布线层，
[0068]在第i层覆盖层上形成第i层的第二重布线层，使得第i层的第二重布线层延伸至第i层覆盖层的开口中与第1-Ι层第二重布线层电连接。
[0069]其中，本发明还提供了对所述第i层覆盖层进行开口处理的具体步骤，该步骤主要包括:
[0070]首先，根据在形成所述第i层覆盖层之前获取的所述第1-Ι层第二重布线层的位置数据，定位所述第1-Ι层第二重布线层所在的位置。例如可以通过光学扫描定位的方式获取所述位置数据。
[0071]然后，在所述第1-Ι层第二重布线层所在的位置处利用激光束对所述第i层覆盖层进行开口处理，以裸露所述第1-Ι层第二重布线层。
[0072]同样的，在本实施例中，对第I层覆盖层进行开口的处理的步骤也大致如上所示的开口步骤，如:在形成第I层覆盖层4之前，获取第一重布线层2的位置数据，并存储，在形成第I层覆盖层4之后，再根据所述的存储的位置数据定位出第一重布线层2所在的位置，最后在第一重布线层2所在位置进行开口处理，以裸露出第一重布线层2。
[0073]步骤3:将芯片电连接到最顶层的所述第二重布线层上。
[0074]如图1f所示，由于在本实施例中，第二重布线层只有一层，因此步骤3中最顶层的所述第二重布线层也就是第I层第二重布线层3。将芯片电连接到第I层第二重布线层3上的具体步骤为:
[0075]首先在第I层第二布线层3上形成互连凸块51。例如可以利用电镀工艺在第I层第二布线层3上形成多个互连凸块51，互连凸块51为铜块。
[0076]然后，在互连凸块51表面形成焊接层52，如锡层。
[0077]最后，将芯片5的有源面朝向焊接层52，并通过导电体53与焊接层电52连接，导电体53位于所述有源面的焊盘(未画出)上。具体的，在将芯片5通过导电体53与焊接层52电连接之前，通过凸点打线工艺在所述焊盘上形成导电体53。
[0078]利用凸点打线工艺形成导电体53的具体步骤包括:先利用焊针(凸点打线工艺用具)形成焊球，然后将所述焊球植在芯片5的焊盘上，然后夹断焊球上的金属焊线，从而在芯片5的焊盘上形成了导电体53。在本实施例中，导电体53为铜球。
[0079]步骤4:去除所述封装载体，使得所述第一重布线层裸露在所述芯片封装结构的表面，以作为所述芯片封装结构与外部电连接的外引脚。
[0080]如图1e所示，去除作为机械支撑作用的封装载体I，从而使第一重布线层2的第一表面裸露在如图1e所示的芯片封装结构的表面，以作为所述芯片封装结构的外引脚，用于提供外部连接。
[0081]此外，为了减少芯片5受外界因素的影响而损坏，在本实施例中，在步骤3与步骤4之间，还可利用塑封工艺形成包封芯片5的第一包封体6，如图1g所示。
[0082]实施例二
[0083]在依据本发明提供的芯片封装结构的制造方法的实施二例中的部分工艺步骤形成结构的剖面示意图如图2a与2b所示。
[0084]实施例二与实施例一的不同之处在于，在形成第一包封体6之后和进行步骤4之前，还进行了以下步骤:
[0085]首先，对第一包封体6进行开口处理，以裸露部分最顶层的所述第二重布线层(SP第I层第二重布线层3)。具体的，对第一包封体6进行开口处理的方法与对第i覆盖层进行开口处理的方法相同。
[0086]然后，在第一包封体6上形成第三重布线层7，使得第三重布线层7延伸至第一包封体6的开口中与最顶层的所述第二重布线层电连接。
[0087]接着，将电子元件8电连接到第三重布线层7上。电子元件可以半导体裸芯片等有源器件，也可以为电容、电感或电阻等无源器件。本实施例中，电子元件8选自半导体裸芯片。将电子元件8电连接到第三重布线层7上的方式可以与芯片5电连接到最顶层的第二重布线层3上的方式相同，如图2a所示，先在第三重布线层7上形成互连凸块81，然后在互连凸块81上形成焊接层82，最后使电子元件8以有源面朝向第三重布线层7的方式，通过导电体83与焊接层82电连接。导电体83位于电子元件8的焊盘上，其可通过凸点打线工艺形成。
[0088]最后，形成包封电子元件8的第二包封体9。
[0089]如图2b所示，在形成第二包封体9之后，再去除封装载体1，以形成如图3b所示的芯片封装结构。电子元件8上电极通过第三重布线层7、第二重布线层3以及第一重布线层2引出到芯片封装结构的表面，最终通过第一重布线层与外部电连接。
[0090]实施例三
[0091]图3a至图3g为根据本发明实施例三的芯片封装结构的制造方法中各个工艺步骤形成结构的剖面示意图。下面将结合图3a至图3g具体阐述本发明提供的芯片封装方法以及芯片封装结构。
[0092]如图3a至图3g所示，实施例三提供的芯片封装结构的制造方法与实施例一的主要步骤基本相同，其主要包括:首先在封装载体1(可由承载基本11与金属层12构成)上形成图案化的第一重布线层2，然后在第二重布线层2上形成N层第二重布线层，本实施例中所述N层第二重布线层包括第I层第二重布线层3与第2层第二重布线层3'，接着后在最顶层的第二重布线层上方安装芯片(如3e所示，先在最顶层的第二重布线层3'上形成互连凸块51，然后在互连凸块51表面形成焊接层52，最后将芯片5的有源面朝向焊接层52，并通过导电体53与焊接层电52连接)，最后形成包封芯片5的第一包封体6(如图3f所示)并去除封装载体I，从而形成如图3g所示的芯片封装结构。
[0093]实施例三与实施例一的不同之处仅在与形成所述N层第二重布线层的具体方法不一样，因此在本实施例中，仅对形成所述N层第二重布线层这一步骤具体方法做详细阐述，其余步骤可参照实施例一。
[0094]形成所述N层第二重布线层中的第I层第二重布线层3的具体步骤为:
[0095]步骤al:在第一重布线2上形成第I层布线凸块31。
[0096]如图3a所示，第一重布线层2包括相对的第一表面和第二表面(与封装载体I相接触的一面)，且第一重布线层2由多个引脚排列而成，第I层布线凸块31中的多个第I布线凸块分别位于多个所述引脚上，且每一个所述引脚在水平方向的截面面积大于位于其上的所述第I布线凸块在水平方向的截面面积，从而有利于图3g所示的芯片封装结构的外引脚的焊接区，从而提高了其与外部电路焊接电连接的可靠性。其中，第一重布线层与第二重布线层堆叠方向为垂直方向，所述水平方向与所述垂直方向垂直。第I层布线凸块中的布线凸块可以为铜块，其形状可以为长方体、圆柱体等。
[0097]步骤bl:用绝缘材料覆盖第一重布线层2，以形成第I层覆盖层4，第I层布线凸块31被所述第I层覆盖层4裸露，如图3b所示。
[0098]步骤Cl:在第I层覆盖层4上形成与第I层布线凸块31电连接的第I层图案化导电层32，使得第I层布线凸块31与第I层图案化导电层32构成第I层重布线层3，如图3c所示。
[0099]如图3d，形成所述N层第二重布线层中的第2层第二重布线层3'的具体步骤为:
[0100]步骤a2:在I层第二重布线层3上形成第2层布线凸块31';
[0101]步骤b2:用绝缘材料覆盖第I层第二重布线层3，以形成第2层覆盖层4'，第2层布线凸块31被第2层覆盖层4'裸露，
[0102]步骤c2:在第2层覆盖层上形成与第2层布线凸块电连接的第2层图案化导电层，使得所述第2层布线凸块与所述第2层图案化导电层构成第2层重布线层3'。
[0103]若在其他实施例中，若所述N层第二重布线层中的N大于2，i大于I，则形成形成N层所述重布线层中第i层的所述第二重布线层的步骤包括:
[0104]步骤a1:在所述1-Ι层第二重布线层上形成第i层布线凸块；
[0105]步骤b1:用绝缘材料覆盖所述第1-Ι层第二重布线层，以形成第i层覆盖层，所述第i层布线凸块被所述第1-Ι层覆盖层裸露；
[0106]步骤c1:在所述第i层覆盖层上形成与所述第i层布线凸块电连接的第i层图案化导电层，使得所述第i层布线凸块与所述第i层图案化导电层构成所述第i层重布线层。
[0107]其中，所述第i层图案化导电层由多个第i重布线区排列而成，所述第i层布线凸块中的多个第i布线凸块分别位于多个第i重布线区上。为了便于重布线芯片5的电极以及提高芯片封装的可靠性，且每一个所述第i重布线区在所述水平方向的截面面积大于位于其上的所述第I布线凸块在水平方向的截面面积。
[0108]由上可见，本发明提供的芯片封装结构的制造方法中，先在封装载体上形成第一重布线层，然后再在所述第一重布线层上形成N层第二重布线层，接着将芯片电连接到最顶层第二重布线层上，最后再去除所述封装载体，使的所述第一重布线层裸露在所述芯片封装结构的表面，以作为所述芯片封装结构与外部电连接的外引脚。由于所述的制造方法先配置重布线层，再安装芯片，就算配置重布线层的过程中出现了错误，也不会引起芯片的报废，有效的提高了芯片封装的良率以及降低芯片封装的成本。
[0109]依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
【主权项】
1.一种芯片封装结构的制造方法，其特征在于，包括: 在封装载体上形成图案化的第一重布线层， 在所述第一重布线层之上形成N层图案化的第二重布线层，相邻层的所述第二重布线层彼此电连接，且最底层的所述第二重布线层与所述第一重布线层电连接， 将芯片电连接到最顶层的所述第二重布线层上， 去除所述封装载体，使得所述第一重布线层裸露在所述芯片封装结构的表面，以作为所述芯片封装结构与外部电连接的外引脚。2.根据权利要求1所述的制造方法，其特征在于，形成N层所述第二重布线层中的第I层第二重布线层的步骤包括: 用绝缘材料覆盖所述第一重布线层，形成第I层覆盖层， 对所述第I层覆盖层进行开口处理，以裸露出所述第一重布线层， 在所述第I层覆盖层上形成第I层的所述第二重布线层，使得第I层的所述第二重布线层延伸至所述第I层覆盖层的开口中与所述第一重布线层电连接。3.根据权利要求2所述的制造方法，其特征在于，i大于I，形成N层所述重布线层中第i层的所述第二重布线层的步骤包括: 用绝缘材料覆盖在所述第1-Ι层第二重布线层上，形成第i层覆盖层， 对所述第i层覆盖层进行开口处理，以裸露出所述第i_l层所述第二重布线层， 在所述第i层覆盖层上形成第i层的所述第二重布线层，使得第i层的所述第二重布线层延伸至所述第i层覆盖层的开口中与所述第1-Ι层第二重布线层电连接。4.根据权利要求3所述的制造方法，其特征在于，对所述第i层覆盖层进行开口处理的步骤包括: 根据在形成所述第i层覆盖层之前获取的所述第1-Ι层第二重布线层的位置数据，定位所述第1-Ι层第二重布线层所在的位置， 在所述第1-Ι层第二重布线层所在的位置处利用激光束对所述第i层覆盖层进行开口处理，以裸露所述第i_l层第二重布线层。5.根据权利要求1所述的制造方法，其特征在于，形成N层所述第二重布线层中的第I层第二重布线层的步骤包括: 在所述第一重布线上形成第I层布线凸块， 用绝缘材料覆盖所述第一重布线层，以形成第I层覆盖层，所述第I层布线凸块被所述第I层覆盖层裸露， 在所述第I层覆盖层上形成与所述第I层布线凸块电连接的第I层图案化导电层， 所述第I层布线凸块与所述第I层图案化导电层构成所述第I层重布线层。6.根据权利要求5所述的制造方法，其特征在于，i大于I，形成N层所述重布线层中第i层的所述第二重布线层的步骤包括: 在所述1-Ι层第二重布线层上形成第i层布线凸块， 用绝缘材料覆盖所述第1-Ι层第二重布线层，以形成第i层覆盖层，所述第i层布线凸块被所述第i层覆盖层裸露， 在所述第i层覆盖层上形成与所述第i层布线凸块电连接的第i层图案化导电层， 所述第i层布线凸块与所述第i层图案化导电层构成所述第i层重布线层。7.根据权利要求5所述的制造方法，其特征在于，所述第一重布线层由多个引脚排列而成，所述第I层布线凸块中的多个第I布线凸块分别位于多个所述引脚上，且每一个所述引脚在水平方向的截面面积大于位于其上的所述第I布线凸块在水平方向的截面面积。8.根据权利要求7所述的制造方法，其特征在于，所述第i层图案化导电层由多个第i重布线区排列而成，所述第i层布线凸块中的多个第i布线凸块分别位于多个第i重布线区上，且每一个所述第i重布线区在所述水平方向的截面面积大于位于其上的所述第I布线凸块在水平方向的截面面积。9.根据权利要求1所述的制造方法，其特征在于，还包括:形成包封所述芯片的第一包封体。10.根据权利要求9所述的制造方法，其特征在于，还包括: 对所述第一包封体进行开口处理，以裸露部分最顶层的所述第二重布线层， 在所述第一包封体上形成第三重布线层，使得所述第三重布线层延伸至所述第一包封体的开口中与最顶层的所述第二重布线层电连接， 将电子元件电连接到第三重布线层上， 形成包封所述电子元件的第二包封体。11.根据权利要求1所述的制造方法，其特征在于，将芯片电连接到最顶层的所述第二布线层上的步骤步骤包括: 在最顶层的所述第二布线层上形成互连凸块， 在所述互连凸块表面形成焊接层； 将芯片的有源面朝向所述焊接层，并通过导电体与所述焊接层电连接，所述导电体位于所述有源面的焊盘上。12.根据权利要求11所述的制造方法，其特征在于，还包括:在将所述芯片通过导电体与所述焊接层电连接之前，通过凸点打线工艺在所述焊盘上形成所述导电体。13.根据权利要求1所述的制造方法，其特征在于，所述封装载体包括承载基板和位于所述承载基板上的金属层， 所述金属层作为种子层，利用电镀工艺在所述金属层上形成所述第一重布线层。14.一种根据权利要求1至13中任意一项所述的制造方法形成的芯片封装结构。
【文档编号】H01L21/50GK105895538SQ201610292652
【公开日】2016年8月24日
【申请日】2016年4月28日
【发明人】尤文胜
【申请人】合肥祖安投资合伙企业(有限合伙)