Tft基板的制造方法
【专利摘要】本发明涉及一种TFT基板的制造方法。该TFT基板的制造方法包括：步骤10、在基板上利用第一道光罩形成TFT栅极图案；步骤20、在该基板上利用第二道光罩形成有源层图案、源漏极金属电极图案；步骤30、在该基板上沉积钝化层，以及涂布光阻，利用第三道光罩工艺定义像素电极图案，进行刻蚀以及光阻制绒，然后沉积像素电极；步骤40、通过刻蚀处理或直接光阻剥离，形成像素电极图案。本发明TFT基板的制造方法提供了PR上沉积ITO有效剥离方法用于3Mask TFT制程，将会大大提高制程效率及降低难度，有效提升3Mask TFT制程能力。
【专利说明】
TFT基板的制造方法
技术领域
[0001] 本发明涉及平板显示器制造技术领域，特别涉及一种TFT基板的制造方法。
【背景技术】
[0002] 近年来，显示技术得到快速的发展，平板显示器已取代笨重的CRT显示器日益深入 人们的日常生活中。目前，常用的平板显示器包括液晶显示器(Liquid Crystal Display， LCD)和有机发光二极管(Organic Light-Emitting Diode，0LED)显示器。上述平板显示器 具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
[0003] 而在平板显示器的阵列基板中，每一个像素配备了用于控制该像素的开关单元， 即薄膜晶体管(Thin Film Transistor，TFT)，TFT至少包含栅电极，源、漏极以及栅绝缘层 和有源层。通过驱动电路可以独立控制每一个像素，同时不会对其他像素造成串扰等的影 响。
[0004] 目前常见的TFT背板主要采用非晶硅（A-Si)、低温多晶硅、金属氧化物（Metal Oxide)和有机半导体等材料。就工艺而言，非晶硅半导体工艺最为简单，技术比较成熟，是 目前主流的半导体材料，但采用非晶硅半导体的制造工艺中通常采用5道光罩(Mask)或4道 光罩工艺;而采用金属氧化物半导体的制造工艺中通常采用刻蚀阻挡形结构，其一般要采 用6道光罩工艺。在现有技术中，无论采用非晶硅半导体工艺还是采用金属氧化物半导体工 艺，不但工艺流程复杂，而且成本高。
[0005] 随着TFT技术的发展，TFT制程Mask需求从5/6Mask降到现在主流的4Mask，成本大 大降低。每减少一道Mask，机器物料时间成本都会下降较多，大大提高产品竞争力。3Mask A-Si TFT因其节约一道Mask，较大幅度降低成本，相关技术较热门。
[0006] 目前开发出的3Mask TFT技术大部分是通过把PV(钝化)与Pixel(像素）ΙΤ0(氧化 铟锡)在一道Mask内完成，但所遇到PR(光阻)上的ITO剥离问题。通常PR上沉积Pixel ITO后 剥离时间较长，影响Tact time(生产节拍时间），以及PR剥离残留和毛边问题都会严重影响 制程或产品性能。
【发明内容】
[0007] 因此，本发明的目的在于提供一种三道光罩的TFT基板制造方法，以提高制程效率 及降低难度。
[0008] 为实现上述目的，本发明提供了一种TFT基板的制造方法，包括：
[0009] 步骤10、在基板上利用第一道光罩工艺形成TFT栅极图案；
[0010] 步骤20、在该基板上利用第二道光罩工艺形成有源层图案、源漏极金属电极图案；
[0011] 步骤30、在该基板上沉积钝化层，以及涂布光阻，利用第三道光罩工艺定义像素电 极图案，进行刻蚀以及光阻制绒，然后沉积像素电极；
[0012] 步骤40、通过刻蚀处理或直接光阻剥离，形成像素电极图案。
[0013] 其中，该第二道光罩为半色调光罩或灰色调光罩。
[0014] 其中，该第三道光罩为半色调光罩或普通光罩。
[0015] 其中，步骤30包括:在该基板上沉积钝化层，以及涂布光阻，利用第三道光罩工艺 曝光、显影以定义像素电极图案，通过刻蚀露出栅极图案和源漏极金属电极图案，并通过刻 蚀在所述光阻上形成绒面，然后沉积像素电极。
[0016] 其中，该光阻上的凸起峰高度为10人~10000 A ,凸起峰最大角度大于80度，凸起 峰与凸起峰之间距离为10 A~2000() A。
[0017]其中，该刻蚀为干刻。
[0018] 其中，用于干刻的气体为SF6、CF4、C4F8、Ar、He或02气体中的单种或混合体，刻蚀 气压为5mT~lOOOOmT。
[0019] 其中，该有源层为A-Si或IGZ0。
[0020] 其中，该钝化层为SiNx或SiO。
[0021]其中，该像素电极为ΙΤ0。
[0022]综上所述，本发明TFT基板的制造方法提供了PR上沉积ITO有效剥离方法用于 3Mask TFT制程，将会大大提高制程效率及降低难度，有效提升3Mask TFT制程能力。
【附图说明】
[0023] 下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案 及其他有益效果显而易见。
[0024] 附图中，
[0025] 图1为本发明TFT基板的制造方法的流程图；
[0026]图2为本发明TFT基板的制造方法一较佳实施例的第一道光罩工艺示意图；
[0027]图3为本发明TFT基板的制造方法一较佳实施例的第二道光罩工艺示意图；
[0028]图4为本发明TFT基板的制造方法一较佳实施例的第三道光罩工艺示意图；
[0029]图5为本发明TFT基板的制造方法一较佳实施例的第三道光罩工艺中沉积像素电 极的示意图；
[0030] 图6为本发明TFT基板的制造方法一较佳实施例中形成像素电极图案的示意图。
【具体实施方式】
[0031] 参见图1，其为本发明TFT基板的制造方法的流程图。该方法主要包括：
[0032]步骤10、在基板上利用第一道光罩工艺形成TFT栅极图案；
[0033]步骤20、在该基板上利用第二道光罩工艺形成有源层图案、源漏极金属电极图案； [0034]步骤30、在该基板上沉积钝化层，利用第三道光罩工艺定义像素电极图案，进行刻 蚀以及光阻制绒，然后沉积像素电极；
[0035]步骤40、通过刻蚀处理或直接光阻剥离，形成像素电极图案。
[0036]参见图2,其为本发明TFT基板的制造方法一较佳实施例的第一道光罩工艺示意 图，下面结合图2由上至下所示来理解本发明步骤10。在玻璃基板200上沉积第一金属层 201，经光阻202涂布曝光显影刻蚀后形成薄膜晶体管金属栅极图形203;
[0037]参见图3,其为本发明TFT基板的制造方法一较佳实施例的第二道光罩工艺示意 图，下面结合图3由上至下所示来理解本发明步骤20。对上述基板200进行沉积栅极绝缘层 301、半导体层302，如A-Si，IGZO等，及沉积第二金属层303，通过光阻304涂布，采用HT/GT Mask(半色调光罩或灰色调光罩)对光阻304进行曝光，显影，刻蚀，形成半导体有源层图案 305、源漏极金属电极图案306。
[0038]参见图4,其为本发明TFT基板的制造方法一较佳实施例的第三道光罩工艺示意 图，下面结合图4由上至下所示来理解本发明步骤30。接着对上述基板200沉积PV层(钝化 层)401，材料可以为SiNx、SiO等。接着再对上述基板200进行光阻402涂布曝光显影，形成像 素电极图案，接着根据像素电极图案对PV层401、栅极绝缘层301进行刻蚀，移除PV层401、栅 极绝缘层301上方未覆盖有光阻402的部分，以露出源漏极金属电极图案306与像素电极图 案接触的部分及金属栅极图形203;此刻蚀过程，可以为干刻，即等离子体刻蚀，刻蚀气体可 以为3? 6、0?4、〇4?8^^他、02等气体的单种或混合体，刻蚀气压可为51111'~100001111'。刻蚀后， 对光阻402进行光阻制绒(PR Haze)/表层光阻硬化处理，通过刻蚀或其他方法使得定义钝 化层光阻及像素区域的PR雾化以产生绒面增大表面粗糙度，光阻402表面出现绒面。所谓绒 面指光阻表面粗糙度很大，光阻402平面上方凸起峰403(Taper)可为1〇 A~丨0000 Α，ιιι? 起峰403最大角度大于80度，凸起峰403与凸起峰403之间距离可以为1〇 A~20000 A。该 第三道光罩工艺可以为半色调光罩或普通光罩。
[0039]接下来参见图5,其为本发明TFT基板的制造方法一较佳实施例的第三道光罩工艺 中沉积像素电极的示意图。光阻402进行制绒处理后，接着对上述基板200沉积像素电极 501，如ITO或其他导电材料。沉积后，可进行退火处理(退火如ITO或其他导电材料）。
[0040]接下来参见图6,其为本发明TFT基板的制造方法一较佳实施例中形成像素电极图 案的示意图，可结合图6来理解本发明步骤40。步骤40中通过刻蚀处理或直接光阻剥离，图5 中沉积像素电极501剩余部分形成像素电极图案601。此较佳实施例中通过对上述基板200 直接进行光阻剥离，以形成像素电极图案601。
[0041 ]或者在另一较佳实施例中，先对基板200进行刻蚀(例如湿刻），此刻蚀程度为刚好 把光阻402上的像素电极501 (如图5)刻蚀完成，而像素电极图案601 (如图6)则只是少量刻 蚀;然后再进行光阻剥离，形成像素电极图案601。通过干刻光阻/湿刻光阻402上的像素电 极501等方法可以增强光阻剥离能力。
[0042]接下来还可以选择在上述基板200上进行栅漏极金属电极膜层沉积，此膜层可以 为钼铝钼(Mo/Al/Mo)、钛铝钛(Ti/Al/Ti)等金属膜层结构，接着进行光阻涂布曝光显影刻 蚀及光阻剥离。
[0043]至此，整个薄膜晶体管基本架构已经完成，此薄膜晶体管制作过程也可以根据实 际情况稍作改变。
[0044]本发明提供了一种适用于一般薄膜晶体管的制作方法。参照本发明的较佳实施 例，本发明通过把PV层与Pixel ITO在一道Mask内完成而节约一道Mask。主要特征为，通过 PV层沉积及PV后的PR曝光显影后，通过PV刻蚀及PR制绒，然后沉积Pixel ΙΤ0。此时非像素 电极图案的ITO将会沉积在制绒后的PR上，由于PR绒面的阴影作用，ITO将无法全部覆盖PR 表面，从而PR剥离时，剥离液很容易与PR接触而高效剥离。另一方面，由于PR制绒后表面积 大大增大，因此沉积在PR上的ITO厚度比定义的像素电极的ITO小很多，如果经过ITO刻蚀 液，可以有效把PR表面的ITO刻蚀完成而像素电极上的ITO将只会损失很少一部分。
[0045] 综上，本发明TFT的制造方法提供了PR上沉积ITO有效剥离方法用于3Mask TFT制 程，将会大大提高制程效率及降低难度，有效提升3Mask TFT制程能力。
[0046]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术 构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利 要求的保护范围。
【主权项】
1. 一种TFT基板的制造方法，其特征在于，包括： 步骤10、在基板上利用第一道光罩工艺形成TFT栅极图案； 步骤20、在该基板上利用第二道光罩工艺形成有源层图案、源漏极金属电极图案； 步骤30、在该基板上沉积纯化层，W及涂布光阻，利用第=道光罩工艺定义像素电极图 案，进行刻蚀W及光阻制绒，然后沉积像素电极； 步骤40、通过刻蚀处理或直接光阻剥离，形成像素电极图案。2. 如权利要求1所述的TFT基板的制造方法，其特征在于，该第二道光罩工艺为半色调 光罩或灰色调光罩。3. 如权利要求1所述的TFT基板的制造方法，其特征在于，该第S道光罩工艺为半色调 光罩或普通光罩。4. 如权利要求1所述的TFT基板的制造方法，其特征在于，步骤30包括:在该基板上沉积 纯化层，W及涂布光阻，利用第=道光罩工艺曝光、显影W定义像素电极图案，通过刻蚀露 出栅极图案和源漏极金属电极图案，并通过刻蚀在所述光阻上形成绒面，然后沉积像素电 极。5. 如权利要求4所述的TFT基板的制造方法，其特征在于，该光阻上的凸起峰高度为 10美~IO獄娘A,凸起峰最大角度大于80度，凸起峰与凸起峰之间距离为10 A~20:000 A。6. 如权利要求4所述的TFT基板的制造方法，其特征在于，该刻蚀为干刻。7. 如权利要求6所述的TFT基板的制造方法，其特征在于，用于干刻的气体为SF6、CF4、 C4Fs、Ar、He或化气体中的单种或混合体，刻蚀气压为5mT~lOOOOmT。8. 如权利要求1所述的TFT基板的制造方法，其特征在于，该有源层为A-Si或IGZ0。9. 如权利要求1所述的TFT基板的制造方法，其特征在于，该纯化层为SiNx或SiO。10. 如权利要求1所述的TFT基板的制造方法，其特征在于，该像素电极为口 0。
【文档编号】H01L27/12GK105914183SQ201610455613
【公开日】2016年8月31日
【申请日】2016年6月22日
【发明人】卢马才, 赵书力
【申请人】深圳市华星光电技术有限公司