半导体器件及制造方法
【专利摘要】一种制造半导体器件的方法包括：提供具有半导体层的半导体晶片；在半导体层之上形成第一掩模层；在第一掩模层之上形成第二金属掩模层；对第二掩模层进行退火以形成岛状物；在岛状物上形成第二金属层；对第二金属层进行退火从而增大岛状物的尺寸；以及使用岛状物作为掩模来蚀刻穿过第一掩模层和半导体层以形成柱的阵列。
【专利说明】半导体器件及制造方法
[0001]本发明涉及半导体器件以及制造半导体器件的方法。具体而言，本发明涉及在半导体器件内形成纳米级柱体。这些纳米级柱体结构用于例如生产发光二极管(LED)，也用于具有高品质晶体结构的半导体器件的生长。这些高品质晶体结构器件本身可用于例如形成发光二极管和固态激光器。
[0002]目前，主要有三种用于制造固态照明所需的白光发光二极管(LED):(I)三个LED芯片封装，每一个LED芯片发出不同波长(分别为红色、绿色和蓝色)；(2)蓝色(460纳米)LED和由来自LED的蓝光栗浦的黄色磷光体的组合；以及(3)单个发出紫外光的芯片，紫外光被三种磷光体(红色、绿色和蓝色)吸收在LED封装内并作为宽光谱白光重新发出。对于第一种和第二种方法而言，主要部件是蓝色/绿色LED，二者均基于InGaN材料系统。对于第三种方法而言，需要高性能紫外线(UV)发射器。
[0003]用于基于InGaN和基于AlGaN器件的先进生长技术沿用已久，但是一般基于c面蓝宝石衬底。由于压电效应，该极性取向导致了很强的内建电场，并且器件经受的电子与空穴波作用之间的重叠减少，且器件的辐射复合时间长，因此量子效率低。这就是所谓的量子限制斯塔克效应(QCSE)。具体而言，当发射器朝绿色光谱区移动时，需要更高的InN分数，且内部电场通常变得极高。这是实现基于InGaN的高性能发射器(尤其是，绿色发射器)的主要障碍。基于AlGaN的UV发射器出现了同样的问题，但是与InGaN相比，AlGaN的情况更糟。
[0004]对于基于III族氮化物的光电器件而言，理想的是同质外延生长。然而，由于可购性原因，在异质衬底(例如，蓝宝石、SiC、硅等)上生长仍然是III族氮化物生长的主要方法。这种“大晶格失配异质外延”导致位错密度非常高。这将导致III族氮化物光电器件(例如，基于InGaN的近UV/蓝色/绿色发射器和基于AlGaN/GaN的UV发射器)的光学性能显著降低。由于基于AlGaN/GaN的UV发射器的光学性能对位错的敏感性高于基于InGaN的发射器，因此基于AlGaN/GaN的UV发射器的位错问题变得比基于InGaN的发射器更显著。
[0005]上述两个问题(QCSE和位错)是进一步改善基于III族氮化物的光电器件的光学性能的两个基本障碍。
[0006]抵消QCSE副作用的最有前景的方法之一是沿非极性或半极性取向生长，理论和实验上均得到证实。非极性或半极性Ill族氮化物发射器的另一个主要优点是它们可发射偏振光。液晶显示器(LCD)需要偏振照明，因此当前的LCD需要额外的偏振元件来实现这一点。偏振器的低传输效率导致效率更低，因此发射偏振光的器件是有利的。
[0007]近来，Ill族氮化物在非极性或半极性平面上的生长已使得绿色发射器取得了重大突破。然而，此外还暴露了一重大挑战，即这些高性能的非极性或半极性Ill族氮化物发射器只在非常昂贵的GaN衬底上生长，即利用同质外延生长方法。遗憾的是，非极性或半极性GaN衬底很小且非常昂贵。此外，高度不均匀也使得它们不适合用于大规模生产。
[0008]因此，理想的是利用高晶体模板在具有任何尺寸(例如达12英寸)的蓝宝石衬底上获得非极性或半极性GaN，以进一步生长基于InGaN或基于AlGaN的器件结构。到目前为止，已采用传统的外延横向过生长(ELOG)来改善蓝宝石上的非极性或半极性GaN的晶体品质。ELOG技术基于选择性区域生长。通常，首先通过金属有机物气相外延(MOVPE)或分子束外延(MBE)或氢化物气相外延(HVPE)在蓝宝石上生长标准GaN层，然后利用介电掩模(例如，S12或Si3N4)离位涂覆表面。然后，使用标准光刻法将掩模图案化成微米级条纹(而非纳米级条纹)。然后，通过MOVPE或MBE或HVPE将掩蔽的样品用作用于进一步生长的模板。由于GaN不会在介电掩模的顶部生长，因此再生长在掩模窗口区域内的暴露GaN上开始。当生长面到达掩模顶部上方时，GaN再生长在整个有条纹掩模上横向延伸，并最终可聚结形成光滑表面。晶体结构中发自掩模条纹下方的由蓝宝石与GaN之间的大晶格失配导致的位错被有效阻止。由于标准光刻法的限制，不可将掩模条纹宽度和翼宽度进一步减小至纳米级。因此，通常情况下，直到过生长层已达到超过10-20μπι厚，才可获得平坦表面。此外，由于AlGaN的横向生长速率通常远小于GaN的横向生长速率，从而使得聚结非常缓慢，因此很难在AlGaN过生长时应用这种方法。
[0009]因此，传统的ELOG方法非常复杂，从而导致额外成本高得多。
[0010]本发明提供了一种制造半导体器件的方法。该方法可包括提供具有半导体层的半导体晶片(wafer)。该方法可包括在半导体层之上形成第一掩模层。该方法可包括在第一掩模层之上形成金属第二掩模层。该方法可包括退火或以其它方式应用或修改第二掩模层以形成一些岛状物。该方法可包括使用岛状物作为掩模来蚀刻穿过第一掩模层和半导体层以形成柱的阵列。该方法可进一步包括在岛状物之上形成第二金属层并对第二金属层进行退火从而增大岛状物的尺寸。
[0011]可在已对第二掩模层(可将其看作第一金属层)进行退火或以其它方式对其进行修改以形成岛状物之后形成第二金属层。可在蚀刻步骤之前对第二金属层进行退火。
[0012]第二金属层的材料可与第二掩模层的材料相同。例如，二者均可以是镍。
[0013]金属涂覆和退火步骤可重复第三次，或可根据需要重复任意次。
[0014]柱的阵列可用于形成LED，如在W02010/146390中描述的那样。
[0015]可替代地，该方法进一步包括在柱之间生长半导体材料，然后在柱的顶部之上生长半导体材料。
[0016]该方法可包括在生长半导体材料之前移除岛状物。
[0017]在半导体材料的生长期间，由掩模层之一形成的盖帽可留在每一个柱的顶部。这可以是第一掩模层。
[0018]可将半导体层支撑在衬底上。衬底可包括蓝宝石、硅和碳化硅中的至少一种。
[0019]生长到柱上的半导体材料可与形成半导体层(因而形成柱)的材料相同，或其可以是不同材料。
[0020]半导体层可由III族氮化物形成。例如，它可由氮化镓、氮化铟镓、氮化铝镓或氮化铝形成。氮化物可以是半极性或非极性的。例如，半极性GaN与非极性GaN均适合。
[0021 ]第一掩模层可由二氧化硅和氮化硅中的至少一种形成。
[0022]第二掩模层可由一种金属或两种不同的金属形成。例如，第一金属层可包括镍、铬、钨或钛，或这些金属中的两种或更多种的合金。类似地，第二金属层可包括镍、铬、钨或钛，或这些金属中的两种或更多种的合金。第二金属层可包括与第一金属层相同的金属或合金，或其可以是不同的金属或合金。
[0023]该方法可进一步包括移除支撑衬底。这可包括移除柱的一部分，例如最低部分。
[0024]本发明进一步提供了一种半导体器件，包括:柱的阵列，其中每一个柱均包括由半导体材料形成的主柱体，且每一个柱均包括在其顶部上形成的由掩模材料形成的盖帽；和半导体材料，该半导体材料在这些柱之间延伸并在柱的顶部之上以及盖帽之上延伸以形成连续层。这两种半导体材料可以使相同的或者它们是不同的。柱阵列包括的柱的直径可均小于1500nm，优选小于lOOOnm。柱的直径还优选至少为300nm。一般而言，直径将存在不规则性，以便一些柱大于其它柱，柱剖面为非圆形的，且柱的宽度沿其长度并非恒定的。因此，柱直径可测量为柱顶部的最小直径(即，在柱最窄的方向上测量的直径)的平均值(所有柱)。柱的高度优选至少为500nm，更优选至少为lOOOnm。所有柱的高度可基本相同。掩模材料可以是金属。
[0025]至少一些纳米柱在它们的底部周围可具有腔。
[0026]本发明基于所谓的自组织纳米掩模方法，可选择性地进行后续过生长。自组织纳米掩模的制造非常简单，且无需额外进行光刻。与已知的ELOG方法相比，过生长层(存在过生长层时)可相对较薄，但获得的晶体品质等同于或优于通过传统ELOG方法获得的晶体品质。因此，可大大降低成本。此外，该方法可扩展以用于生长任何III族氮化物，包括极性、非极性或半极性III族氮化物。
[0027]该方法或器件可进一步包括(以任意组合的方式)本发明的优选实施方式的步骤或特征的任何一个或多个，现在将仅通过实例参考附图对此进行描述，其中:
[0028]图1a至图1h示出了形成根据本发明的实施方式的器件的步骤；
[0029]图2是已知纳米棒阵列的图像；
[0030]图3是形成为根据图1a至图1h的方法的过程的一部分的纳米棒阵列以及半极性GaN的标准样品的图像;以及
[0031]图4是示出了利用图3中的纳米棒阵列形成的样品(半极性GaN)的作为入射X射线束的方位角的函数的X射线摇摆曲线的半峰时全宽度的曲线图。
[0032]参考图la，制造器件的第一步骤是提供合适的半导体晶片201。晶片201为传统晶片且由衬底205组成，在该情况下，衬底包括蓝宝石层，蓝宝石层之上为由氮化镓(GaN)形成的半导体层210。在该情况下，GaN为半极性GaN，但同样可使用非极性GaN。可使用其它材料。例如，衬底可以是硅或碳化硅。半导体可以是另一种合适的材料，例如另一种III族氮化物，例如氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝(AlN)。
[0033]第一掩模层220设置在半导体层210之上，例如第一掩模层220由二氧化硅形成(虽然该层具有合适的替代材料，例如氮化硅)，且以200纳米的大致均匀的厚度沉积。可使用更厚的层，例如厚度达600nm。这可通过等离子体增强化学气相沉积(PECVD)或热蒸发或溅射或电子束蒸发实现。
[0034]包括金属(在该情况下为镍)的第二掩模层230设置在第一掩模层220之上。这可通过热蒸发或溅射或电子束蒸发实现。在该步骤中，形成了厚度大致均匀的镍层，厚度范围为5至50纳米(优选为5至25nm)，然后在600至900摄氏度(优选700至850摄氏度)的温度下在流动氮气(N2)中进行退火。退火过程的持续时间为I至10分钟，使得由镍层形成了层230，层230包括不规则地分配于第一掩模层220上的自组装镍岛状物231，如图1b所示。每一个镍岛状物231均覆盖第一掩模层220的上表面的相应大致为圆形的区域，区域的直径通常不小于100纳米，但不超过1500纳米。
[0035]为了增大镍岛状物的尺寸，在形成的镍岛状物的顶部沉积了第二镍薄膜，第二镍薄膜覆盖镍岛状物231和第一掩模层220的处于镍岛状物之间的暴露区域两者。然后，在高温下对第二镍膜进行退火，退火的温度范围和时间段范围一般与第一镍层的退火相同。其结果是，第二镍层232在镍岛状物231的表面(S卩，侧面和顶部)上聚集，从而增大镍岛状物的尺寸，以形成更大的岛状物233。一般而言，第二涂覆和退火步骤中未形成新的镍岛状物。当然，沉积的第二镍膜及其退火时间和温度可分别与第一次进行的沉积和退火不同。此外，镍沉积和后续退火过程可进一步重复一次或多次以将岛状物的尺寸增大至所需尺寸以充当第二掩模层。
[0036]然后，第二掩模层230可充当用于蚀刻下面的S12层的掩模，其中下面的S12层的镍岛状物233掩模区域以及镍岛状物之间的空间会留下S12层的区域暴露，从而限定下面的S i02层的哪些区域将被蚀刻。
[0037]参考图lc，在将第二掩模层230的金属岛状物233用作掩模的反应离子蚀刻(RIE)过程中，通过使用CHF3或SF6对第一掩模层220进行蚀刻。该步骤提供了不规则地分配于GaN层210上的二氧化硅纳米柱(也称为纳米棒)240，每一个纳米柱均包括第一掩模层220的相应部分221和相应的镍岛状物233。每一个纳米棒240均与相应的镍岛状物对应，其直径与覆盖其相应镍岛状物的表面区域的直径大致相同。由之前步骤形成的纳米柱240用于掩蔽GaN层210的一些区域，并限定GaN层210的哪些区域(S卩，纳米柱240之间的空间内的那些暴露区域)将被蚀刻。
[0038]参考图ld，在下一步骤，例如通过电感耦合等离子体蚀刻对GaN层210进行蚀刻，其中在之前步骤中形成的纳米柱240用作掩模。该步骤包括蚀刻穿过GaN层210，如图1d所示，或部分地蚀刻穿过GaN层210。该步骤形成了纳米柱结构，如图1d所示，其中纳米柱250从蓝宝石衬底205向上延伸，每一个纳米柱250均包括GaN层210的相应部分211，第一掩模层220的一部分221和来自第二掩模层230的金属岛状物233。因此，该步骤的蚀刻形成了GaN的暴露表面250a，暴露表面包括纳米柱250的侧面。每一个纳米柱250的直径自上而下大致恒定，与其相应的镍岛状物233所覆盖的表面区域的直径大致相同，虽然在实践中纳米柱通常会出现一些锥度。
[0039]参考图le，然后移除形成第二掩模层230的镍岛状物233，产生纳米柱260，该纳米柱包括GaN层210的相应部分211，第一掩模层220的一部分221。这可使用盐酸(HCl)或硝酸(HNO3)通过湿法蚀刻进行。这使得每一个纳米柱主要包括GaN柱体211，柱体的顶端上具有S12 盖帽 221。
[0040]参考图1f，GaN纳米棒阵列被用作模板以通过金属有机物化学气相沉积(MOCVD)或MBE或HVPE将GaN 270沉积到GaN柱体211的侧面上进行过生长。再生长在GaN纳米棒的侧壁上开始(首先横向，然后竖直)，其中GaN是暴露的。这在纳米柱的侧面上形成了层271。这些层从柱向外并朝彼此生长，直至相遇，相遇处层是最厚的。然后，这防止了层进一步在相遇点272下方的容积273内生长，而相遇点上方的容积274内的生长继续进行。在某些情况下，这使得容积273成为每一个纳米柱的底部周围的中空间隙或腔。这些间隙可相互连接以形成腔，腔的外形似迷宫并在所有纳米柱或基本上所有纳米柱之间延伸。纳米柱的顶部上的S12掩模221将阻止GaN在它们的顶部上生长。参考图lg，当GaN的生长面到达S12纳米掩模221的顶部上方时，GaN再生长在S12纳米掩模的顶部之上横向进行，并最终聚结形成在纳米掩模的顶部之上延伸的连续层，并具有光滑表面271，如图1h所示。在理论上，所有发自模板(即，在纳米柱260内)的位错均被有效阻止。当然，另一方面，由于横向过生长的性质，窗口区域(即，间隙正上方的区域)内的位错将会消除，且位错的数量将非常低。因此，本发明在减少位错数量方面起到了双重作用。
[0041]一旦生长已完成，可移除或不移除衬底205。在移除衬底205的情况下，移除衬底一般将包括移除纳米柱260的底端。纳米柱底部周围存在中空容积273可使得移除更容易。可将纳米柱260的底部移除至相遇点272下方的高度，即中空容积273的顶部下方。这可使得结构非常均匀，且应变水平低。
[0042]图2示出了GaN纳米棒的阵列，每一个GaN纳米棒的直径为?200nm，GaN纳米棒通过以上描述的过程实现，但该过程仅包括单次镍涂覆和退火。
[0043]图3示出了 GaN纳米棒的阵列，每一个GaN纳米棒的直径大约为500_700nm，GaN纳米棒通过以上描述的过程实现，该过程包括两次镍涂覆，每一次镍涂覆均如上所述进行退火。
[0044]参考图4，利用以上描述的双镍层方法，已进一步改善了晶体品质。具体而言，与形成有单个退火镍层的晶体相比，XRD摇摆曲线的FWHM(半峰值全宽度)已进一步减小。
[0045]将以上描述的方法扩展至在GaN纳米柱结构上过生长AlGaN也非常有效，而不用担心聚结问题，这是因为GaN纳米棒之间的间隙为纳米级，纳米级间隙比上述传统ELOG通常使用的S12掩模中的间隙要窄得多。此外，由于在过生长期间纳米棒之间的间隙中残留有空隙，因此可消除传统III族氮化物生长中通常发生的GaN上的AlGaN破裂的问题。
[0046]在进一步的实施方式中，如上所述的方式生产纳米柱阵列，所不同的是半导体层210包括许多如W02010/146390中描述的量子阱层。这使得每一个纳米柱均包括量子阱层。纳米柱之间的间隙填充有波长转换材料和/或金属纳米粒子，且应用了接触层以便器件形成 LED ο
[0047]应理解，本发明的其它实施方式将与以上描述的那些有所不同。该方法适用于衬底、纳米柱结构材料和生长的半导体材料的不同组合，但主要适用于衬底与生长的半导体的晶格结构的差异足以在半导体晶格结构中形成位错从而成为问题的情况。显然，虽然该方法的特别优点是能够以小尺度生产结构，但结构的精确尺度可改变。此外，第一金属层和第二金属层可均包括不同的金属或合金。例如，每一层可包括铬、钨或钛而非镍，或这些金属中的两种或更多种的合金。由于它们的熔点相对较高，因此它们很适合。
【主权项】
1.一种制造半导体器件的方法，包括: (i)提供具有半导体层的半导体晶片； (ii)在所述半导体层之上形成第一掩模层； (iii)在所述第一掩模层之上形成金属的第二掩模层； (iv)对所述第二掩模层进行退火以形成多个岛状物； (V)在所述岛状物之上形成第二金属层； (vi)对所述第二金属层进行退火，从而增大所述岛状物的尺寸；以及 (vii)使用所述岛状物作为掩模来蚀刻穿过所述第一掩模层和所述半导体层，以形成柱的阵列。2.根据权利要求1所述的方法，其中所述第二金属层的金属或金属合金与所述第二掩模层相同。3.根据权利要求1或权利要求2所述的方法，进一步包括在生长所述半导体材料之前移除所述岛状物。4.根据上述权利要求中任一项所述的方法，其中在所述半导体材料生长期间，由所述掩模层之一所形成的盖帽留在所述柱中的每一个柱的顶部。5.根据上述权利要求中任一项所述的方法，其中所述半导体层支撑在衬底上。6.根据权利要求5所述的方法，其中所述衬底包括蓝宝石、硅和碳化硅中的至少一种。7.根据上述权利要求中任一项所述的方法，其中所述半导体层由III族氮化物形成。8.根据上述权利要求中任一项所述的方法，其中所述第一掩模层由二氧化硅和氮化硅中的至少一种形成。9.根据上述权利要求中任一项所述的方法，其中所述第二掩模层由镍形成。10.根据上述权利要求中任一项所述的方法，进一步包括在所述柱之间并且然后在所述柱的顶部之上生长半导体材料。11.根据权利要求10所述的方法，其中生长步骤在所述柱的底部的周围留下间隙。12.根据权利要求11所述的方法，其中在相邻的柱上生长的所述半导体材料在与所述衬底相隔一定高度处相遇，以便所述间隙留在所述高度的下方。13.—种制造基本如本文参考附图所描述的半导体器件的方法。
【文档编号】H01L21/308GK105917444SQ201480073098
【公开日】2016年8月31日
【申请日】2014年11月25日
【发明人】王涛
【申请人】塞伦光子学有限公司