用于晶体管装置的源极/漏极导体的制作方法
【专利摘要】一种晶体管装置，所述晶体管装置包括：由半导体沟道连接的源极导体和漏极导体，所述半导体沟道由形成在所述源极导体和漏极导体之上的半导体材料层来提供；以及经由栅极电介质电容性耦合到所述半导体沟道的栅极导体；其中所述源极导体和漏极导体中的至少一个包括在其至少一个区域中的多层结构，所述多层结构包括下层和上层，所述下层的材料在将电荷注入到所述半导体材料中方面优于所述上层的材料；并且所述上层的材料展现出比所述下层的材料更好的导电性。
【专利说明】用于晶体管装置的源极/漏极导体
[0001]晶体管装置通常包括由半导体沟道连接的源极和漏极导体，以及经由栅极电介质电容性耦合到半导体沟道的栅极导体。
[0002]晶体管装置的工作包括电荷载流子从源极和漏极导体注入到半导体沟道中。一项促进电荷注入的技术包括为源极和漏极导体选择同时具有良好导电性和功函数接近半导体功函数的材料。
[0003]本申请的发明人已经认识到开发用于促进电荷注入半导体沟道中的新技术的挑占戈。
[0004]在此提供了一种晶体管装置，所述晶体管装置包括:由半导体沟道连接的源极和漏极导体，所述半导体沟道由形成在源极和漏极导体之上的半导体材料层来提供；以及经由栅极电介质电容性耦合到半导体沟道的栅极导体;其中源极和漏极导体中的至少一个包括在其至少一个区域中的多层结构，所述多层结构包括下层和上层，下层的材料在将电荷注入到半导体材料中方面优于上层的材料;而上层的材料展现出比下层的材料更好的导电性。
[0005]根据一个实施例，在至少源极和漏极导体经由半导体彼此最接近的区域中，下层的上表面的至少边缘部分选择性地未被上层覆盖。
[0006]根据一个实施例，多层结构包括下层之下的第三层，其中第三层用于提高下层与下面衬底的粘附性。
[0007]根据一个实施例，栅极电介质形成在半导体材料层之上，并且栅极导体形成在该栅极电介质之上。
[0008]根据一个实施例，源极和漏极导体形成在包括支撑衬底的衬底之上，所述栅极导体形成在所述支撑衬底之上，并且所述栅极电介质形成在所述栅极导体和所述支撑衬底之上。
[0009]根据一个实施例，晶体管装置形成晶体管阵列的一部分;其中源极导体包括经由半导体与一个或多个相应的漏极导体最接近的一个或多个电极部分，以及将所述一个或多个电极部分连接到晶体管阵列的边缘的一个或多个寻址部分;并且其中用于所述一个或多个电极区域的所述边缘区域的相对宽度比用于所述一个或多个寻址部分的更大，其中相对宽度是边缘部分的宽度与下层的整个宽度的比例。
[0010]根据一个实施例，下层的上表面基本跨越用于所述一个或多个电极部分的下层的整个宽度未被上层覆盖。
[0011 ]根据一个实施例，半导体材料层基本与下面源极和漏极导体以及衬底共形，并且具有小于上层的厚度的厚度。
[0012]还在此提供了一种形成晶体管装置的方法，所述方法包括:形成源极和漏极导体；在该源极和漏极导体之上形成半导体层以限定该源极和漏极导体之间的半导体沟道;提供经由栅极电介质电容性耦合到半导体沟道的栅极导体;其中源极和漏极导体中的至少一个包括具有至少上层和下层的多层结构;并且其中形成源极和漏极导体包括将下层上的上层选择性地图案化以在该上层中产生相对于下层减少的图案;其中下层展现出比上层更好的将电荷注入到半导体沟道中，并且上层展现出比下层更好的导电性。
[0013]根据一个实施例，选择性地图案化下层上的上层包括:在至少源极和漏极导体经由半导体彼此最接近的区域中，暴露下层的上表面的至少边缘部分以使所述上表面与半导体层直接接触。
[0014]根据一个实施例，该晶体管装置形成晶体管阵列的一部分;其中源极导体包括经由半导体与一个或多个相应的漏极导体最接近的一个或多个电极部分，以及将所述一个或多个电极部分连接到晶体管阵列的边缘的一个或多个寻址部分;并且其中用于所述一个或多个电极区域的所述边缘区域的相对宽度比用于所述一个或多个寻址部分的更大，其中相对宽度是边缘部分的宽度与下层的整个宽度的比例。
[0015]根据一个实施例，下层的上表面基本跨越用于所述一个或多个电极部分的下层的整个宽度未被上层覆盖。
[0016]根据一个实施例，所述方法进一步包括通过共形沉积技术在衬底和图案化的导体层之上沉积半导体材料层，并且沉积为小于上层的厚度的厚度。
[0017]以下仅仅通过示例的方式，参照附图详细描述了根据本发明的实施例的技术的示例，其中:
[0018]图1是例示用于形成晶体管的源极和漏极导体的技术的示例的示意性截面图；
[0019]图2是例示用于形成晶体管的源极和漏极导体的技术的另一示例的示意性截面图；
[0020]图3是例示用于形成晶体管的源极和漏极导体的技术的又另一示例的示意性截面图；
[0021 ]图4是例示顶栅和底栅晶体管的示意性截面图；
[0022]图5是图1和2的源极和漏极导体的不意性平面图；以及
[0023]图6是图3的源极和漏极导体的示意性平面图；以及
[0024]图7是例示图1、2和5中所示那种晶体管的阵列的示例的示意性平面图。
[0025]下面将针对具有交叉源极/漏极导体的晶体管的示例描述根据本发明的技术的示例，所述交叉源极/漏极导体具有图5和6中所示那种的线性指状结构，但是同样的技术还可以用于具有不同源极/漏极导体架构的晶体管，例如，其中源极导体围绕漏极导体完全延伸的架构。
[0026]图1和2只示出了一个晶体管；但这种技术还适用于包括大量晶体管的晶体管阵列，例如包括多于I百万个像素且每个像素由相应晶体管控制的典型像素式显示装置;或者适用于包括一个或多个晶体管的电路，诸如集成栅极驱动器。
[0027]例如通过气相沉积技术(如溅射)在衬底2上形成连续的第一导体层。如下面所讨论的那样，衬底2包括支撑体16，并且在产生底栅晶体管的情况下，还包括在支撑体16之上形成的图案化的栅极导体14以及在栅极导体14和支撑体16之上形成的栅极电介质12。
[0028]如下面所讨论的那样，将第一导体层图案化以限定至少源极和漏极导体，并且将半导体层18直接形成在图案化的第一导体层之上以形成源极和漏极导体之间的半导体沟道，或者例如经由展现出更接近该半导体的功函数的功函数(并且甚至可能比该半导体的功函数更高)的材料的自组装单层来进一步提高电荷注入该半导体。
[0029]第一导体层具有包括不同材料的下层和上层6、8的多层结构；以及用于增大下层6到衬底2的粘附性的附加底层4。在多层结构的任何图案化之前例如通过溅射依次沉积底层4、下层6和上层8。下层6包括在将电荷载流子注入到半导体18中方面优于上层8的材料的材料(例如，具有比第一层的材料的功函数更接近半导体的功函数的功函数)；并且上层8包括展现出比下层6的材料更好的导电性的材料。如下面所提及的，如果下层6的材料是展现出与衬底6足够好的粘附性的材料，则可以省略底层4。
[0030]在第一导体层之上形成光阻材料的连续层10。根据光刻技术将光阻层10图案化，光刻技术包括:用掩模辐照其选定部分并改变这些部分在显影剂溶剂中的溶解度，然后通过将显影剂溶剂喷到该光阻层10上或者将光阻层10浸入显影剂溶剂浴中来使潜像显影。光阻材料可以是负光阻材料或正光阻材料。
[0031]在图1的示例中，得到的结构按顺序经受(i)采用图案化的光阻作为掩模并采用选择性刻蚀上层8的刻蚀剂的湿法刻蚀；(ii)采用图案化的上层8作为掩模并采用选择性刻蚀下层6和底层4的刻蚀剂或者选择性刻蚀下层6的刻蚀剂以及选择性刻蚀底层4的刻蚀剂的组合的湿法刻蚀；以及(iii)采用图案化的光阻作为掩模并采用选择性刻蚀上层8的刻蚀剂的进一步湿法刻蚀。用于上层8的进一步刻蚀(iii)的刻蚀剂可以是也刻蚀底层4(但不刻蚀下层6)的刻蚀剂，这是因为仍旧可以用下层6之下的一些刻蚀不净的底层4来获得底层的粘附促进作用。
[0032]用于底层、下层和上层的材料的组合的非限制性示例包括:用于底层的钼钽合金；用于下层6的金以及用于上层8的铝、银或铜。氢氟酸/硝酸混合物可以用于刻蚀铝、银、铜和钼钽合金，而不会对金有任何实质的刻蚀;并且碘可以用于刻蚀金，而不会对铝、银、铜或钼钽合金有任何实质的刻蚀。
[0033]根据上述的示例图案化技术的一个变形，在上层8的进一步湿法刻蚀(iii)之前例如可以通过等离子体刻蚀(在刻蚀步骤(ii)之后)将图案化的光阻减薄一些来暴露上层8的边缘部分的上表面。对光阻进行光刻图案化以使得图案化的光阻展现出厚度分布，根据该厚度分布，光阻的厚度朝向光阻的剩余部分的边缘减小，使得随后通过例如等离子体刻蚀来去除图案化的光阻的表面厚度以暴露上层8的边缘部分的上表面。
[0034]最后，剥除全部剩余的光阻。所得到的结构包括限定源极和漏极导体的图案化的导体层，每个源极和漏极导体包括多层结构，其中上层保留在下层的中心部分上，图案化的下层6的周边部分的上表面被暴露以直接与半导体18接触，或者例如经由自组装单层与半导体接触以进一步提高电荷注入。
[0035]本申请的发明人已经发现，甚至当暴露图案化的下层6的上表面的相对小的边缘部分时(例如，从图案化的下层6的边缘起约200-1000nm)，也能够获得良好的晶体管性能，但是也可以暴露一些区域中图案化的下层的整个上表面，如下面所讨论的以及图3和6所例示的。更详细地，本申请的发明人已经发现，甚至当源极和漏极导体的交叉部分的上表面跨越这些交叉部分的宽度具有相同构成并且半导体材料也形成在这些部分的整个宽度之上时，实际上对晶体管从这些交叉部分的中心区域将电荷注入半导体的性能的贡献很小。
[0036]在图2的示例中，采用干法刻蚀工艺获得了相同的最终结果。在图2的示例中，将光阻层10图案化以在光阻层的剩余部分中限定厚度分布(在显影之后)，其中光阻的厚度朝向光阻的剩余部分的边缘减小。所得到的结构经受(i)采用图案化的光阻作为掩模并采用选择性刻蚀上层8的刻蚀剂的干法刻蚀，以及(ii)采用图案化的上层8作为掩模并采用选择性刻蚀下层6(以及底层4，如果使用底层4的话)的(一种或多种)刻蚀剂的干法刻蚀。然后该图案化的光阻层10经受减薄工艺(例如等离子体灰化)以去除图案化的光阻层的表面部分。由于上述图案化的光阻层10的厚度分布，该减薄工艺用于选择性暴露图案化的第一导体层的边缘部分的上表面(而将光阻材料留在图案化的第一导体层的中心部分)。得到的结构采用减薄的光阻层10作为掩模并采用选择性刻蚀上层8的刻蚀剂经受进一步干法刻蚀。
[0037]对于晶体管的2维阵列的示例，图案化的第一导体层限定了源极导体的阵列，每个源极导体提供用于相应行的晶体管的源极电极，并且连接到一个或多个源极驱动芯片的相应端子。每个源极导体包括寻址部分，该寻址部分不邻近任何漏极导体并且与任何邻近漏极导体保持相当距离，但是该寻址部分用于建立紧邻相应行的晶体管的漏极导体的源极导体的各部分与晶体管阵列的一个或多个边缘处的一个或多个源极驱动芯片的相应端子之间的导电连接。
[0038]在附图中例示的示例中，这些寻址部分包括源极导体的基本线性结构(6c，8c)，以及为与从这些基本线性结构出来的源极导体分支相关联的晶体管提供源极电极的部分(6b，8b)。在这个示例中，源极导体的基本线性结构具有比源极导体的分支部分更大的宽度。图3中所例示的示例与图2中例示的一样，除了执行光阻减薄工艺(在上层、下层和底层4，6，8的初始刻蚀之后)直到基本从源极导体的分支部分去除全部光阻层的程度，而将光阻材料留在基本线性结构的中心部分上。上层随后的干法刻蚀(采用选择性刻蚀上层8的刻蚀剂以及采用减薄的光阻层10作为掩模)基本从分支部分去除了全部上层8，而将上层8留在基本线性结构的中心部分上。从分支部分去除所有上层8还能够更好的促进在分支部分的下层6的暴露上表面之上形成具有良好厚度均匀性的半导体层;而在源极导体的大部分长度上保留的上层8的部分促进获得良好的导电性。
[0039]在图案化源极和漏极导体完成之后，半导体层18形成在图案化的第一导体层之上(与图案化的第一导体层直接接触或经由例如自组装单层以进一步提高电荷注入)以形成源极和漏极导体之间的半导体沟道18a。在这个示例中，通过基本共形技术沉积半导体材料，并将该半导体材料沉积成厚度小于上层8的厚度，但是该半导体材料也能沉积成更大的厚度。
[0040]图1至3所例示的技术的示例包括采用选择性刻蚀下层6但不会对上层8有任何实质刻蚀的刻蚀剂。用于获得相同结果但不使用这种选择性刻蚀剂的技术的另一个示例包括在沉积上层8和采用与下层6的图案仔细对准的掩模以及选择性刻蚀上层8但不会对下层6有任何实质刻蚀的刻蚀剂将该上层8图案化之前，沉积并图案化下层6(以及底层4，如果采用了底层4的话)。如上所述，即使采用用于刻蚀上层8的刻蚀剂对底层4(如果采用了底层4的话)进行一些刻蚀仍可以获得底层4(如果采用的话)的粘附促进作用。在产生顶栅晶体管(或顶栅晶体管阵列)的情况下，将栅极电介质层形成在半导体层18和图案化的第一导体层4之上，并且将另一导体层形成在该栅极电介质层之上并将所述另一导体层图案化以形成一个或多个栅极导体14。在产生晶体管的2D有序阵列的示例中，例如通过激光烧蚀将该另一导体层图案化为栅极导体的阵列，每个栅极导体提供用于相应列的晶体管的栅极电极。
[0041]在具有在下层6之上延伸但是厚度小于上层8的厚度的相对薄的半导体层的顶栅晶体管的情况下，由发明人采用包括具有从上部高导电层之下暴露出其上表面的至少边缘部分的下部电荷注入层的多层结构(相比于例如在预图案化的源极/漏极导体之上形成薄电荷注入材料层)确认的一个额外优点是，电荷注入层的暴露上表面的边缘部分的整个表面区相对接近其上形成有半导体18的衬底，并且电荷载流子在栅极电场相反方向上所必须行进以注入半导体18的距离相对短。这能提供TFT性能的提高，尤其在以相对低的源极-漏极电压工作的晶体管中。
[0042]在产生底栅晶体管(或底栅晶体管阵列)的情况下，衬底2包括栅极电介质和(一个或多个)栅极导体。栅极导体层形成在支撑衬底16上，然后被图案化成栅极导体或栅极导体14的阵列。栅极电介质层12形成在图案化的栅极导体层和支撑衬底16之上。源极/漏极导体层形成在栅极电介质层12的上表面上。
[0043]半导体层18和/或栅极电介质层12可以包括一种或多种材料和/或一个或多个子层。
[0044]下层6包括功函数比上层的材料更加与半导体材料的功函数匹配的材料。上层的材料展现出优于下层的材料的导电性。下层例如可以包括功函数比上层的材料更加与半导体材料的功函数匹配的金属、金属合金或陶瓷材料。上层8例如可以包括比下层6的材料具有更好的导电性的金属或金属合金。与一些半导体材料的功函数相比具有相对高的功函数的材料的一些示例包括贵金属，诸如金、钯、铂和银；以及具有薄氧化物表面层的金属，诸如Mo03、氧化铟锡(ITO)和非化学计量的钛的氧化物(T1x)。具有良好导电性的材料的一些示例包括铝、铜和银。
[0045]相对小的厚度的下层6是最佳的以最大化晶体管的性能。在一个示例中，下层厚度为20_70nm。
[0046]如果没有底层4时下层6与衬底2的粘附性也足够，则不需要该底层4。底层4例如可以包括相比于应该粘附在衬底2的上表面的下层的材料能更好的粘附在衬底2的上表面的金属或金属合金。展现出与有机衬底的相对好的粘附性的一些金属材料的示例是钛、铬、钼及其合金。能够用小到几纳米的层厚来获得该底层4的粘附促进作用。在一个示例中，该层的厚度不大于20nmo
[0047]在一个示例中，支撑衬底16包括塑料膜和在该塑料膜的上表面上的有机平面层。
[0048]在产生用于像素式显示装置的晶体管阵列的示例的情况下，上述步骤补充有:在所得到的结构之上形成另一绝缘层，形成向下到达每个漏极导体的漏极衬垫部分(图7中的8d)的通孔;沉积像素导体材料到通孔中以及该另一绝缘层之上;然后将像素导体层图案化以限定像素导体的阵列，每个像素导体导电性连接到相应的漏极导体。
[0049]在一个示例中，该装置包括像素导体层和下面导体层之间的另一绝缘体和导体层(例如在底栅晶体管(阵列)的情况下，在像素导体层和图案化的栅极导体层之间)。例如，该装置可以包括屏蔽、导体层，该屏蔽导体层与像素导体的全部组合区以及像素导体之间的全部组合区重叠，除了限定在屏蔽层中用于容纳像素导体和漏极导体之间的层间连接的通孔。这种屏蔽层能够用于降低上面像素导体和下面导体之间不可预知的电容性耦合。
[0050]操作晶体管阵列的方法的一个示例包括:在“导通”电压依次驱动栅极导体(而所有其它栅极导体处于“截止”电压)，这里“导通”电压增加了相应列的晶体管的半导体沟道的导电性;并且向源极导体施加相应电压以在与“导通”栅极导体相关联的晶体管的漏极导体(因此为像素电极)处获得所需的电势。每个晶体管与源极和栅极导体的相应唯一组合相关联，并且因此任何晶体管的漏极导体处的电势可以独立于阵列中所有其它晶体管而控制。
[0051]附图示意性的例示了一个架构的示例，其中源极导体的寻址部分(6c，8c)在基本平行于最接近于漏极导体(6a，8a)的源极导体(6b，8b)的叉指部分的方向上延伸;但是上述技术也适用于其它架构，例如其中源极导体的寻址部分在基本垂直于源极导体的叉指部分的方向上延伸的架构。
[0052]除了上面明确提到的修改，对于本领域技术人员明显的是，可以在本发明的范围内对所描述的实施例做出的各种其它修改。
[0053]在此
【申请人】以分离形式公开了本文描述的每个单独特征和两个或多个这些特征的任意组合，在一定程度上，以本领域技术人员的普通常识来看，在本说明书作为整体的基础之上能够执行这些特征或组合，无论这些特征或特征组合是否解决了本文提到的任何问题，并且不对权利要求的范围进行限制。
【申请人】说明的是，本发明的各个方面可以包括任一这些单独特征或特征组合。
【主权项】
1.一种晶体管装置，所述晶体管装置包括:由半导体沟道连接的源极导体和漏极导体，所述半导体沟道由形成在所述源极导体和漏极导体之上的半导体材料层来提供；以及经由栅极电介质电容性耦合到所述半导体沟道的棚极导体;其中所述源极导体和漏极导体中的至少一个包括在其至少一个区域中的多层结构，所述多层结构包括下层和上层，所述下层的材料在将电荷注入到所述半导体材料中方面优于所述上层的材料;并且所述上层的材料展现出比所述下层的材料更好的导电性。2.根据权利要求1所述的晶体管装置，其中在至少所述源极导体和漏极导体经由所述半导体彼此最接近的区域中，所述下层的上表面的至少边缘部分选择性地未被所述上层覆至ΠΠ ο3.根据权利要求1或权利要求2所述的晶体管装置，其中所述多层结构包括所述下层之下的第三层，所述第三层用于提高所述下层与下面衬底的粘附性。4.根据前述任意权利要求所述的晶体管装置，其中所述棚极电介质形成在所述半导体材料层之上，并且所述棚极导体形成在所述棚极电介质之上。5.根据前述任意权利要求所述的晶体管装置，其中所述源极导体和漏极导体形成在包括支撑衬底的衬底之上，所述栅极导体形成在所述支撑衬底之上，并且所述棚极电介质形成在所述栅极导体和所述支撑衬底之上。6.根据权利要求2所述的晶体管装置，其中所述晶体管装置形成晶体管阵列的一部分；其中所述源极导体包括经由所述半导体与一个或多个相应的漏极导体最接近的一个或多个电极部分，以及将所述一个或多个电极部分连接到所述晶体管阵列的边缘的一个或多个寻址部分;并且其中用于所述一个或多个电极区域的所述边缘区域的相对宽度比用于所述一个或多个寻址部分的更大，其中所述相对宽度是所述边缘部分的宽度与所述下层的整个宽度的比例。7.根据权利要求6所述的晶体管装置，其中所述下层的所述上表面基本跨越用于所述一个或多个电极部分的所述下层的整个宽度未被所述上层覆盖。8.根据前述任意权利要求所述的晶体管装置，其中所述半导体材料层基本与该下面源极导体和漏极导体以及所述衬底共形，并且具有小于所述上层的厚度的厚度。9.一种形成晶体管装置的方法，所述方法包括:形成源极导体和漏极导体;在所述源极导体和漏极导体之上形成半导体层以限定所述源极导体和漏极导体之间的半导体沟道;提供经由栅极电介质电容性耦合到所述半导体沟道的栅极导体;其中所述源极导体和漏极导体中的至少一个包括具有至少上层和下层的多层结构;并且其中形成所述源极导体和漏极导体包括将所述下层上的所述上层选择性地图案化以在所述上层中产生相对于所述下层减少的图案;其中所述下层展现出比所述上层更好的将电荷注入到所述半导体沟道中；并且所述上层显示出比所述下层更好的导电性。10.根据权利要求9所述的方法，其中选择性地图案化所述下层上的所述上层包括:在至少所述源极导体和漏极导体经由所述半导体彼此最接近的区域中，暴露所述下层的上表面的至少边缘部分以使所述上表面与所述半导体层直接接触。11.根据权利要求10所述的方法，其中所述晶体管装置形成晶体管阵列的一部分;其中所述源极导体包括经由所述半导体与一个或多个相应的漏极导体最接近的一个或多个电极部分，以及将所述一个或多个电极部分连接到所述晶体管阵列的边缘的一个或多个寻址部分;并且其中用于所述一个或多个电极区域的所述边缘区域的相对宽度比用于所述一个或多个寻址部分的更大，其中所述相对宽度是所述边缘部分的宽度与所述下层的整个宽度的比例。12.根据权利要求11所述的方法，其中所述下层的所述上表面基本跨越用于所述一个或多个电极部分的所述下层的整个宽度未被所述上层覆盖。13.根据权利要求9至12中任一个所述的方法，包括通过共形沉积技术在所述衬底和图案化的导体层之上沉积半导体材料层，并且沉积为小于所述上层的厚度的厚度。
【文档编号】H01L51/10GK105917482SQ201480067538
【公开日】2016年8月31日
【申请日】2014年12月9日
【发明人】J·忠曼, B·阿斯普林
【申请人】弗莱克因艾伯勒有限公司