薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
【专利摘要】本发明公开了一种薄势垒增强型AlGaN/GaN高电子迁移率晶体管器件及其制作方法，主要解决现有同类器件击穿性能差和输出电流小的问题。其技术方案是：在器件的SiN钝化层生长工艺中引入自对准技术、利用薄厚SiN钝化层对沟道的调制作用形成准LDD?HEMT。该器件自下而上包括：衬底，AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、SiN钝化层和栅、源、漏电极，其中SiN钝化层包括两层，在完成栅极制作之后，先利用栅极的自对准作用淀积第一层SiN钝化层，然后在栅极与漏极之间靠近漏极区域淀积第二层SiN钝化层形成准LDD结构。本发明的器件的击穿电压和饱和输出电流高，且制作过程中引入的损伤小。
【专利说明】
薄势垒増强型AI GaN/GaN高电子迁移率晶体管及其制作方法
技术领域
[0001]本发明属于半导体器件技术领域，具体涉及一种AlGaN/GaN高电子迀移率晶体管，用于作为高速器件和高频器件。
【背景技术】
[0002]GaN材料具有良好的电学特性，如宽的禁带宽度、高击穿电场、高热导率、耐腐蚀、抗辐射等，被誉为是继第一代Ge、Si半导体材料和第二代GaAs、InP化合物半导体材料之后的第三代半导体材料，是制作高频、高温、高压、大功率电子器件和短波长、大功率光电子器件的理想材料。同时由于极化效应，形成AI GaN/GaN异质结时会在异质结界面上产生高浓度的二维电子气，这些特点决定了AlGaN/GaN HEMT将在微波功率方面有着巨大的应用前景。人们在1991年首次实现了 AlGaN/GaN异质结，并在1993年制作出来了世界上第一只AlGaN/GaN HEMT器件，到目前为止，GaN基HEMT器件已得到了很大的发展。2001年Moon等人制造的SiC衬底AlGaN/GaN HEMT获得了 10.7W/mm@10GHz和6.6W/mm@20GHz的功率密度。参见文献Moon J.S.,Micovic M.,Janke P.,Hashimoto P.,et al，“GaN/AlGaN HEMTs operatingat 20GHz with continuous-wave power density>6W/mm”，Electron.Lett，2001，37(8):528。2007年M.Eizo等制造出了输出功率高达800W02.9?3.3GHz的AlGaN/GaN HEMT器件，其峰值功率可达912W@2.9GHz。参见文献EizoM,Makoto A.,Arata M.’et al.“An 800-ffAlGaN/GaN HEMT for S-band High-Power Applicat1n”，CS MANTECH Conference,2007:213。2013年Bouzid-Driad等制造的Si衬底AlGaN/GaN HEMT的截止频率达到206GHz。参见文献S.Bouzid-Driad，et al.，“AlGaN/GaN HEMTs on Silicon Substrate with 206-GHzFmax”，IEEE Electron Device Letters，2013，34，I，36-38。
[0003]传统的AlGaN/GaN异质结形成的是耗尽型器件，器件在不加栅压时就处于导通状态，需要在栅极上偏置较大的负电压后，才能将二维电子气耗尽。然而在当今的集成电路设计中，耗尽型器件存在诸多不便。同时，实现增强型器件以消除负偏压的电路设计，使得电路简单化，减少电路的设计复杂程度和制备成本，对于大规模微波射频电路应用来说，意义十分重大。由于GaN中P型掺杂的难度很大，所以国际上主要把注意力放在η型增强型器件的研制上，现有的实现GaN基增强型器件的方案如下:
[0004]现有方案I
[0005]Khan等人利用薄势皇结构制备了第一只GaN基增强型器件。器件势皇层厚度为10nm，栅长Ιμπι，栅宽150μπι，阈值电压约为0.05V，最大跨导为23mS/mm。参见文献M.AsifKhan，Q.Chen，C.J.Sun，et al., Enhancement and deplet1n mode GaN/AlGaNheterostructure field effect transistors,Appl.Phys.Lett.,V0I68,January 1996。这种增强型器件的不足是:势皇层较薄，沟道载流子浓度较低，器件的饱和电流较小。
[0006]现有方案2
[0007]Moon和Wong等人采用槽栅刻蚀技术制备增强型器件，器件槽栅长0.2μπι，总栅长
0.85口111，栅宽为20(^111。器件阈值电压刚好为0￥，最大跨导为851113/111111，最大饱和电流为0.1八/mm，截止频率为25GHz。参见文献Jeong S.Moon ,Danny Wong , Tahir Hussain , et al.,Submicron Enhancement-mode AlGaN/GaN HEMTs,60th Device Research Conf.,SantaBarbara，CA，USA，2002，pp: 23-24。这种增强型器件的不足是:工艺复杂，刻蚀深度不易精准控制，制造出来的器件一致性差，而且效率较低，不易制备大规模集成电路。
[0008]现有方案3
[0009]2005年蔡勇等人首次采用F等离子体处理的方式实现了增强型AlGaN/GaN HEMT器件，器件的栅长Ιμπι，源栅间距为lMi，栅漏间距为2μπι，在栅下区域的AlGaN势皇层中注入F离子。增强型器件的阈值电压为0.9V，最大跨导为148mS/mm，最大输出电流为313mA/mm。参见文南犬Yong Cai,Yugang Zhou,Kevin J.Chen,et al.,High-Performance Enhancement-Mode AlGaN/GaN HEMTs Using Fluoride-Based Plasma Treatment, IEEE electrondevice Ietters1Vol.26,N0.7, July 2005。这种增强型器件的不足是:可靠性差，F等离子体处理时容易引发晶格损伤，F离子在高温高场条件下容易在势皇层中扩散，使得器件工作不稳定。
[0010]现有方案4
[0011]2007年Uemoto等人采用栅上pn结结构研制GaN基增强型器件，利用pn结的耗尽作用使沟道载流子耗尽，器件阈值电压为IV，最大饱和电流为200mA/mm，最大跨导为70mS/mm。参见文南犬Y.Uemoto，M.Hikita，H.Ueno，et al.,Gate Inject1n Transistor(GIT)-ANormally-Off AlGaN/GaN Power Transistor Using Conductivity Modulat1n, IEEETrans on Electron Devices，Vol.54 ,December 2007，pp: 3393-3399。这种增强型器件的不足是:栅控能力差，器件的沟道和栅极金属距离较远，减弱了栅极对沟道的控制能力，跨导和饱和输出电流较小。
【发明内容】
[0012]本发明目的在于克服上述已有技术的缺点，提出一种薄势皇增强型AlGaN/GaN高电子迀移率晶体管及其制作方法，以改善器件内部电场的分布情况，提高器件的栅极击穿电压、饱和输出电流和频率特性，提高器件的制作精度，减少制作过程中引入的损伤。
[0013]为实现上述目的，本发明薄势皇增强型AlGaN/GaN高电子迀移率晶体管，自下而上包括:衬底、AlN成核层、GaN缓冲层、AlN插入层、AlGaN势皇层和源、栅、漏电极，电极之间设有SiN钝化层，其特征在于:
[0014]栅极与漏极之间的SiN钝化层为两层，且第二层SiN钝化层一侧靠近漏极，另一侧与栅极之间的间距R为栅极和漏极间距的1 %?50 % ;
[0015]第一层SiN钝化层的厚度为I?2nm;
[0016]AlGaN势皇层的厚度为3?10nm。
[0017]为实现上述目的，本发明制作薄势皇增强型AlGaN/GaN高电子迀移率晶体管的方法，包括如下步骤:
[0018]I)在衬底上利用金属氧化物化学气相淀积MOCVD或分子束外延MBE生长厚度为50?10nm的AlN成核层；
[0019]2)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在AlN成核层表面外延生长厚度为I?2μπι的GaN缓冲层；
[0020] 3)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在GaN缓冲层表面上外延生长厚度为I?2nm的AlN插入层；
[0021 ] 4)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在AlN插入层表面上外延生长AlGaN势皇层，其中AlGaN势皇层的厚度为3?10nm，Al组分为20%?50%;
[0022]5)利用Cl基反应等离子体刻蚀RIE或Cl基电感耦合等离子体刻蚀ICP进行台面刻蚀，形成台面隔离，刻蚀深度为100?200nm;
[0023]6)利用光刻技术在AlGaN势皇层上形成源、漏电极区域窗口，并采用电子束蒸发工艺蒸发欧姆接触金属，经过剥离、退火后形成器件的源、漏电极；
[0024]7)利用光刻技术在源极和漏极之间的AlGaN势皇层上形成栅电极区域窗口，并采用电子束蒸发工艺蒸发栅金属，经过剥离后形成器件的栅电极；
[0025]8)利用栅电极的自对准作用和催化化学气相淀积Cat-CVD工艺，在源极与栅极之间、栅极与漏极之间的AlGaN势皇层表面上淀积第一层厚度为I?2nm的SiN钝化层；
[0026]9)利用光刻技术和催化化学气相淀积Cat-CVD工艺，在栅极与漏极之间靠近漏极区域的第一层SiN钝化层上淀积厚度为2?3nm的第二层SiN钝化层，完成器件制作。
[0027]本发明与现有技术相比具有如下优点:
[0028]1.本发明针对薄势皇增强型器件，采用栅电极的自对准作用，在栅电极生成之后再进行SiN层的淀积，实现增强型器件的同时，避免了先淀积钝化层后制作栅电极造成的刻蚀损伤和对准误差，提高了器件的制造精度。
[0029]2.本发明利用SiN钝化层对薄势皇增强型器件沟道处的二维电子气密度的调制作用，采用较薄的第一层SiN钝化层，使得沟道处靠近栅电极的位置具有较低的二维电子气密度和电场强度，提高了增强型器件的栅电极击穿电压。
[0030]3.本发明利用SiN钝化层对薄势皇增强型器件沟道处的二维电子气密度的调制作用，通过在栅、漏极之间靠近漏极区域增加第二层SiN钝化层形成准LDD结构，使得第二层SiN钝化层所在区域的沟道内具有较高的二维电子气密度和电场强度，提高了器件的饱和输出电流。
[0031]4.本发明利用SiN钝化层对薄势皇增强型器件沟道处的二维电子气密度的调制作用，通过薄厚不同的SiN钝化材料在栅漏极之间形成准LDD结构的钝化层，使得栅漏极之间的沟道处不同位置的二维电子气密度不同，在开启瞬间器件电流的变化为渐变而非突变过程，进一步改善了增强型器件的击穿特性。
【附图说明】
[0032]图1是本发明的薄势皇增强型AlGaN/GaN高电子迀移率晶体管的剖面结构示意图。
[0033]图2是本发明制作图1器件的流程图。
[0034]图3是本发明制作图1器件的工艺示意图。
【具体实施方式】
[0035]下面结合附图和实施例对本发明作进一步说明。
[0036]参照图1，本发明的薄势皇增强型AlGaN/GaN高电子迀移率晶体管，包括:衬底1、AlN成核层2、GaN缓冲层3、A1N插入层4、AlGaN势皇层5和源、栅、漏电极，电极之间设有钝化层。其中，衬底I为蓝宝石或者SiC，衬底I上是厚度为50?10nm的AlN成核层2，A1N成核层2上是I?2μπι厚的GaN缓冲层3，GaN缓冲层3上是I?2nm厚的AlN插入层4，A1N插入层4上是3?1nm厚且Al组分为20%?50%的AlGaN势皇层5，在源极与栅极之间和栅极与漏极之间的AlGaN势皇层5上为I?2nm厚的第一层SiN钝化层6，在栅极与漏极之间的第一层SiN钝化层6上为2?3nm厚的第二层SiN钝化层7，第二层SiN钝化层7的一侧靠近漏极，另一侧与栅极之间的间距R为栅极与漏极间距的1 %?50 %。
[0037]制作上述器件的关键技术，一方面在于形成增强型器件的源、漏电极后，先采用电子束蒸发工艺制作栅电极，再利用栅电极的自对准作用，在源电极与栅电极之间、栅电极与漏电极之间生长I?2nm的第一层SiN钝化层；另一方面在于通过SiN钝化层调制薄势皇增强型器件沟道处的二维电子气密度，采用较薄的第一层SiN钝化层，使得沟道处近栅极位置的二维电子气密度和电场强度较低，同时在栅漏极之间近漏极区域增加第二层SiN钝化层，使得沟道处近漏极位置的二维电子气密度和电场强度较高，保证增强型器件具有较高的漏极电流，并且改善了沟道处电场的分布和电流的变化趋势，增强了器件的击穿特性。
[0038]参照图2，本发明给出制作上述器件的如下三种实施例:
[0039]实施例1，制作衬底为蓝宝石、第一层SiN钝化厚度为2nm、第二层SiN钝化厚度为2nm、AlGaN势皇层厚度为3nm的薄势皇增强型AlGaN/GaN高电子迀移率晶体管。
[0040]步骤I，利用金属氧化物化学气相淀积MOCVD工艺，在蓝宝石衬底上生长厚度为20nm的AlN成核层。
[0041](Ia)将蓝宝石衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中；将反应室中的真空度降低为I X 1-2Torr，对蓝宝石衬底进行高温热处理和表面氮化处理，处理条件为:NH3气体流量为1500sccm，H2气体流量为1500sccm，加热温度为1050°C，加热时间为5min，压强保持为40Torr ；
[0042](Ib)在蓝宝石衬底上生长20nm厚的A1N，作为成核层，生长的工艺条件为:温度为900°C，NH3气体流量为1500sccm，H2气体流量为1500sccm，铝源流量为50ymol/min，压强为40Torro
[0043]步骤2，利用金属氧化物化学气相淀积MOCVD工艺，在AlN成核层上生长Ιμπι厚的GaN缓冲层，生长的工艺条件为:温度为9000C，压强保持为40Torr，冊3气体流量为1500SCCm，H2气体流量为1500sccm，镓源流量为200ymol/mino
[0044]步骤3，利用金属氧化物化学气相淀积MOCVD工艺，在GaN缓冲层上生长1.5nm厚的AlN插入层，生长的工艺条件为:温度为900 °C，压强保持为40Torr，NH3气体流量为1500sccm，H2 气体流量为 1500sccm，招源流量为 50ymol/min。
[0045]步骤4，利用金属氧化物化学气相淀积MOCVD工艺，在AlN插入层上生长3nm厚的AlGaN势皇层，其中Al组分为20%，生长的工艺条件为:温度为900 V，压强保持为40Torr，NH3气体流量为1500sccm，H2气体流量为1500sccm，镓源流量为28ymol/min，铝源流量为5.8μmol/min。
[0046]以上步骤I?4结果如图3(b)所示。
[0047]步骤5，台面刻蚀。
[0048](5a)在步骤4得到的基片表面上涂胶、并在甩胶台上以3500转/min的转速甩胶，得到厚度为0.9μπι的光刻胶掩膜，然后在温度为110Γ的条件下烘烤lmin，通过光刻和显影形成台面区域掩膜图形；
[0049](5b)利用反应等离子体刻蚀RIE对做好掩膜后的基片进行刻蚀，刻蚀深度为150nm，得到隔离台面，刻蚀的工艺条件为:反应气体为C12，C12气体流量为Hsccm，压强为I OmTorr，功率为10W，刻蚀时间为4min。
[0050]步骤6，在AlGaN势皇层上制作器件的源、漏电极。
[0051](6a)在步骤5得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110Γ的条件下烘烤lmin，通过光刻和显影形成源、漏区域掩膜图形；
[0052](6b)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发22nm Tia40nm Al、55nm N1、45nm Au得到源、漏极金属；
[0053](6c)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的源、漏电极，然后在870 °C的温度下快速热退火40s。
[0054]以上步骤5?6结果如图3(c)所示。
[0055]步骤7，在源、漏电极之间的AlGaN势皇层上制作器件的栅电极。
[0056](7a)在步骤6得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110Γ的条件下烘烤lmin，通过光刻和显影形成栅电极区域图形；
[0057](7b)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发45nm N1、200nm Au、20nm Ni得到栅金属；
[0058](7c)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的栅电极，如图3(d)所示。
[0059]步骤8，利用催化化学气相淀积Cat-CVD工艺及栅极的自对准作用，在源极与栅极之间和栅极与漏极之间的AlGaN势皇层上生长第一层厚度为2nm的SiN钝化层，如图3(e)所示；
[0060]淀积的工艺条件为:含2%SiH4的N2气体流量为200sccm，NH3气体流量为3sccm，He气体流量为900sccm，压强为30mTorr，温度为250°C。
[0061]步骤9，利用催化化学气相淀积Cat-CVD工艺，在栅极与漏极之间的第一层SiN钝化层上生长厚度为2nm的第二层SiN钝化层。
[0062](9a)在步骤8得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110°C的条件下烘烤lmin，通过光刻和显影得到第二层SiN钝化层区域掩膜图形，其中第二层SiN钝化层区域掩膜图形的一侧靠近漏极，另一侧与栅极的间距为栅漏间距的20% ;
[0063](9b)利用催化化学气相淀积Cat-CVD工艺在做好掩膜的基片表面上淀积2nm厚的SiN钝化材料。淀积的工艺条件为:含2%51取的％气体流量为2008(^111，1^3气体流量为3sccm，He气体流量为900sccm，压强为30mTorr，温度为250°C。
[0064](9c)利用剥离工艺去除掩膜层及其上面的SiN，得到栅极与漏极之间的第二层SiN钝化层，完成器件制作，如图3 (f)所示。
[0065]实施例2，制作衬底为SiC、第一层SiN钝化厚度为1.5nm、第二层SiN钝化厚度为2.511111^16&~势皇层厚度为511111的薄势皇增强型416&~/6&~高电子迀移率晶体管。
[0066]步骤一，在SiC衬底上生长AlN成核层。
[0067](1.1)将SiC衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中；将反应室中的真空度降低为I X 10—2Torr,对SiC衬底进行高温热处理和表面氮化处理，处理的条件与实施例1中的步骤(Ia)的处理的条件相同。
[0068](1.2)利用金属氧化物化学气相淀积MOCVD工艺在SiC衬底上淀积生长20nm厚的A1N，作为成核层，工艺条件与实施例1中的步骤(Ib)的工艺条件相同。
[0069]步骤二，生长GaN缓冲层。
[0070]利用金属氧化物化学气相淀积MOCVD工艺，在AlN成核层上生长Ιμπι厚的GaN缓冲层，生长的工艺条件与实施例1中的步骤2工艺条件相同。
[0071]步骤三，生长AlN插入层。
[0072]利用金属氧化物化学气相淀积MOCVD工艺，在GaN缓冲层上生长1.5nm厚的AlN插入层，生长的工艺条件与实施例1中的步骤3工艺条件相同。
[0073]步骤四，生长AlGaN势皇层。
[0074]利用金属氧化物化学气相淀积MOCVD工艺，在AlN插入层上生长5nm厚的AlGaN势皇层，其中Al组分为30%，生长的工艺条件为:温度为9000C，压强保持为40Torr，NH3气体流量为1500sccm，H2气体流量为1500sccm，镓源流量为28ymol/min，招源流量为lOymol/min。
[0075]步骤五，台面刻蚀。
[0076](5.1)在步骤四得到的基片表面上涂胶、并在甩胶台上以3500转/min的转速甩胶，得到厚度为0.9μπι的光刻胶掩膜，然后在温度为110°C的条件下烘烤lmin，通过光刻和显影形成台面区域掩膜图形；
[0077](5.2)利用反应等离子体刻蚀RIE对做好掩膜后的基片进行刻蚀，刻蚀深度为150nm，形成隔离台面，刻蚀的工艺条件与实施例1中步骤(5b)的工艺条件相同。
[0078]步骤六，制作器件的源、漏电极。
[0079](6.1)在步骤五得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110°C的条件下烘烤lmin，通过光刻和显影形成源、漏区域掩膜图形；
[0080](6.2)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发22nm Ti ,HOnmAl、55nm N1、45nm Au得到源、漏极金属；
[0081](6.3)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的源、漏电极，然后在870 °C的温度下快速热退火40s。
[0082]步骤七，制作器件的栅电极。
[0083](7.1)在步骤六得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110°C的条件下烘烤lmin，通过光刻和显影形成栅电极区域掩膜图形；
[0084](7.2)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发45nm N1、200nmAu、20nm Ni得到栅金属；
[0085](7.3)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的栅电极。
[0086]步骤八，淀积第一层SiN钝化层。
[0087]利用催化化学气相淀积Cat-CVD工艺及栅极的自对准作用，在源极与栅极之间和栅极与漏极之间的AlGaN势皇层上淀积第一层厚度为1.5nm的SiN钝化层。淀积工艺条件与实施例1中的步骤(8)的工艺条件相同。
[0088]步骤九，淀积第二层SiN钝化层。
[0089](9.1)在步骤八得到的基片表面上涂胶、并在甩胶台上以2000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110°C的条件下烘烤lmin，通过光刻和显影得到第二层SiN钝化层区域掩膜图形，其中第二层SiN钝化层区域图形的一侧靠近漏极，另一侧与栅极的间距为栅漏间距的20% ;
[0090](9.2)利用催化化学气相淀积Cat-CVD工艺在做好掩膜的基片表面上淀积2.5nm厚的SiN钝化材料，淀积工艺条件与实施例1中的步骤(9b)的工艺条件相同。
[0091](9.3)利用剥离工艺去除掩膜层及其上面的SiN，得到栅极与漏极之间的第二层SiN钝化层，完成器件制作。
[0092]实施例3，制作衬底为蓝宝石、第一层SiN钝化厚度为lnm、第二层SiN钝化厚度为3nm、AlGaN势皇层厚度为1nm的薄势皇增强型AlGaN/GaN高电子迀移率晶体管。
[0093]步骤A，在SiC衬底上生长AlN成核层。
[0094](Al)将SiC衬底放入金属氧化物化学气相淀积MOCVD设备的反应室中；将反应室中的真空度降低为I X 10—2Torr,对SiC衬底进行高温热处理和表面氮化处理，处理的条件与实施例I中的步骤(Ia)的处理的条件相同。
[0095](A2)利用金属氧化物化学气相淀积MOCVD工艺在SiC衬底上淀积生长20nm厚的A1N，作为成核层，工艺条件与实施例1中的步骤(Ib)的工艺条件相同。
[0096]步骤B，在AlN成核层生长GaN缓冲层。
[0097]利用金属氧化物化学气相淀积MOCVD工艺，在AlN成核层上生长Ιμπι厚的GaN缓冲层，生长的工艺条件与实施例1中的步骤2工艺条件相同。
[0098]步骤C，在GaN缓冲层生长AlN插入层。
[0099]利用金属氧化物化学气相淀积MOCVD工艺，在GaN缓冲层上生长1.5nm厚的AlN插入层，生长的工艺条件与实施例1中的步骤3工艺条件相同。
[0100]步骤D，在AlN插入层生长AlGaN势皇层。
[0101]利用金属氧化物化学气相淀积MOCVD工艺，在AlN插入层上生长1nm厚的AlGaN势皇层，其中Al组分为50 %，生长的工艺条件为:温度为9000C，压强保持为40Torr，NH3气体流量为1500sccm，H2气体流量为1500sccm，镓源流量为29ymol/min，招源流量为24ymol/min。
[0102]步骤E，台面刻蚀。
[0103](El)在步骤D得到的基片表面上涂胶、并在甩胶台上以3500转/min的转速甩胶，得到厚度为0.9μπι的光刻胶掩膜，然后在温度为110Γ的条件下烘烤lmin，通过光刻和显影形成台面区域掩膜图形；
[0104](E2)利用反应等离子体刻蚀RIE对做好掩膜后的基片进行刻蚀，刻蚀深度为150nm，形成隔离台面，刻蚀的工艺条件与实施例1中步骤(5b)的工艺条件相同。
[0105]步骤F，在AlGaN势皇层上制作器件的源、漏电极。
[0106](Fl)在步骤E得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110Γ的条件下烘烤lmin，通过光刻和显影形成源、漏区域掩膜图形；
[0107](F2)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发22nm Tia40nm Al、55nm N1、45nm Au得到源、漏极金属；
[0108](F3)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的源、漏电极，然后在800°C的温度下退火5min。
[0109]步骤G，在AlGaN势皇层上制作器件的栅电极。
[0110](Gl)在步骤F得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110Γ的条件下烘烤lmin，通过光刻和显影形成栅电极区域掩膜图形；
[0111](G2)利用电子束蒸发设备在做好掩膜的基片表面上依次蒸发45nm N1、200nm Au、20nm Ni得到栅金属；
[0112](G3)利用剥离工艺去除掩膜层及其上面的金属层，得到器件的栅电极。
[0113]步骤H，在源极与栅极之间和栅极与漏极之间的AlGaN势皇层上淀积第一层SiN钝化层。
[0114]利用催化化学气相淀积Cat-CVD工艺及栅极的自对准作用，在源极与栅极之间和栅极与漏极之间的AlGaN势皇层上淀积第一层厚度为Inm的SiN钝化层。淀积工艺条件与实施例I中的步骤(8)的工艺条件相同。
[0115]步骤I，在栅极与漏极之间的第一层SiN钝化层上淀积第二层SiN钝化层。
[0116](Il)在步骤H得到的基片表面上涂胶、并在甩胶台上以5000转/min的转速甩胶，得到厚度为0.8μπι的光刻胶掩膜，然后在温度为110°C的条件下烘烤lmin，通过光刻和显影得到第二层SiN钝化层区域掩膜图形，其中第二层SiN钝化层区域掩膜图形的一侧靠近漏极，另一侧与栅极的间距为栅漏间距的20% ;
[0117](12)利用催化化学气相淀积Cat-CVD工艺在做好掩膜的基片表面上淀积3nm厚的SiN钝化材料，淀积工艺条件与实施例1中的步骤(9b)的工艺条件相同。
[0118](13)利用剥离工艺去除掩膜层及其上面的SiN，得到栅极与漏极之间的第二层SiN钝化层，完成器件制作。
【主权项】
1.一种薄势皇增强型AlGaN/GaN高电子迀移率晶体管，自下而上包括: 衬底(I)、A1N成核层⑵、GaN缓冲层⑶、AlN插入层⑷、AlGaN势皇层(5)和源、栅、漏电极，电极之间设有SiN钝化层(6)，其特征在于: 栅极与漏极之间的SiN钝化层为两层，且第二层SiN钝化层(7)—侧靠近漏极，另一侧与栅极之间的间距R为栅极和漏极间距的1 %?50 % ; 第一层SiN钝化层(6)的厚度为I?2nm; AlGaN势皇层(5)的厚度为3?10nm。2.根据权利要求1所述的薄势皇增强型AlGaN/GaN高电子迀移率晶体管，其特征在于:衬底(I)的材料为蓝宝石或SiC。3.根据权利要求1所述的薄势皇增强型AlGaN/GaN高电子迀移率晶体管，其特征在于:GaN钝化层(3)的厚度为I?2μπι。4.根据权利要求1所述的薄势皇增强型AlGaN/GaN高电子迀移率晶体管，其特征在于:AlN插入层(4)的厚度为I?2nm。5.根据权利要求1所述的薄势皇增强型AlGaN/GaN高电子迀移率晶体管，其特征在于:AlGaN势皇层(5)的Al组分为20%?50%。6.根据权利要求1所述的薄势皇增强型AlGaN/GaN高电子迀移率晶体管，其特征在于:第二层SiN钝化层(7)的厚度为2?3nm。7.—种薄势皇增强型AlGaN/GaN高电子迀移率晶体管的制作方法，包括: 1)在衬底上利用金属氧化物化学气相淀积MOCVD或分子束外延Mffi生长厚度为50?10nm的AlN成核层； 2)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在AlN成核层表面外延生长厚度为I?2μπι的GaN缓冲层； 3)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在GaN缓冲层表面上外延生长厚度为I?2nm的AlN插入层； 4)利用金属氧化物化学气相淀积MOCVD或分子束外延MBE在AlN插入层表面上外延生长AlGaN势皇层，其中AlGaN势皇层的厚度为3?10nm，Al组分为20%?50%; 5)利用Cl基电感耦合等离子体刻蚀ICP或Cl基反应等离子体刻蚀RIE进行台面刻蚀，形成台面隔离，刻蚀深度为100?200nm; 6)利用光刻技术在AlGaN势皇层上形成源、漏电极区域窗口，并采用电子束蒸发工艺蒸发欧姆接触金属，经过剥离、退火后形成器件的源、漏电极； 7)利用光刻技术在源极和漏极之间的AlGaN势皇层上形成栅电极区域窗口，并采用电子束蒸发工艺蒸发栅金属，经过剥离后形成器件的栅电极； 8)利用栅电极的自对准作用和催化化学气相淀积Cat-CVD工艺，在源极与栅极之间、栅极与漏极之间的AlGaN势皇层表面上淀积第一层厚度为I?2nm的SiN钝化层； 9)利用光刻技术和催化化学气相淀积Cat-CVD工艺，在栅极与漏极之间的第一层SiN钝化层上淀积厚度为2?3nm的第二层SiN钝化层，完成器件制作。8.根据权利要求7所述的薄势皇增强型AlGaN/GaN高电子迀移率晶体管的制作方法，其中步骤(8)和步骤(9)中的催化化学气相淀积Cat-CVD工艺，是以SiH4为Si源，以册13为咐原，以钨丝为热源和催化剂，在250?300°C温度下进行SiN钝化层淀积。9.根据权利要求7所述的薄势皇增强型AlGaN/GaN高电子迀移率晶体管的制作方法，其中步骤(8)中淀积SiN钝化层时运用了自对准技术，先制作栅电极，并利用栅电极的掩蔽作用，直接在源极与栅极之间和栅极与漏极之间的AlGaN势皇层上淀积SiN钝化层。
【文档编号】H01L21/335GK105931999SQ201610255919
【公开日】2016年9月7日
【申请日】2016年4月22日
【发明人】曹艳荣, 何文龙, 张亚松, 李鹏, 戴 峰, 马晓华, 郝跃, 郑雪峰, 吕玲, 习鹤, 杨眉, 毛维, 许晟瑞
【申请人】西安电子科技大学