专利名称：高压驱动集成电路的静电防护结构的制作方法
技术领域：
本发明涉及一种高压驱动集成电路的静电防护结构。
技术背景一般来说，公知的真空荧光显示器(Vacuum Fluorescent Display, VFD) 的驱动电路中，皆未设置静电放电(Electrostatic Discharge, ESD)保护电路， 尤其在高电压(High Voltage)驱动的环境中，其驱动集成电路(IC)自身 几乎无法达到任何静电放电保护的效果，故需利用额外的方法达到目的。请参阅图1，图1所示为公知高压驱动集成电路的静电防护电路结构图。 其做法为使用输出管脚较大的金属氧化半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor, P-MOSFET) 11的驱动集成电路 (Driver)，以连接至输入/出管脚焊垫12，同时在金属氧化半导体场效晶体 管11与输入/出管脚焊垫12连接点还连接有电阻13，来作为静电放电保护 电路，其缺点为该驱动集成电路自身必须具有良好的静电防护能力。为了改 善驱动集成电路的静电防护能力及散热效果，必须将驱动集成电路体积加 大，以符合前述要求，但是在要求轻、薄、短、小的电子产品中，该方法是 一种逆其道而行的作法，同时，这种具有大体积的驱动集成电路在加工过程 中，欲围成环状阻隔(Ring Isolation)并不是件简单之事，也容易发生静电 放电大电流寄生在双极性晶体管(BJT)的路径中，从而使驱动集成电路的 输出管脚烧毁。另一做法为输出管脚的输入/出端口 (I/O)加入二极管(Diode)作为静 电放电保护电路，但在实际ESD Vdd- (Vdd负极性模式)及Vss+ (Vss正 极性模式)发生时，该静电放电的大电流并不会流过该二极管，可能往集成 电路内部流窜而烧毁内部电路，从而无法达到静电放电保护的作用。上述两种公知技术皆无法达到有效防护集成电路不受静电放电的影响， 本发明正是为解决该问题的一种电路结构。发明内容基于以上所述公知技术的不足，本发明为高压驱动集成电路的静电防护 结构，本发明的主要目的在于针对公知技术的缺点，选择加工过程中产生的附加的硅控整流器(SCR)，放置在输出管脚的金属氧化半导体场效晶体管 (Metal Oxide Semiconductor Field Effect Transistor, P-MOSFET)的驱动集 成电路(Driving IC)的漏极(Drain)端，及输出管脚的输入/出(I/O Pin) 上再加二极管及串接限流电阻，连同串接(Cascade)金属氧化半导体场效晶 体管的电源钳制电路(Power Clamp)，有效地防止了静电放电保护元件及 高压驱动集成电路整体输入/出的静电放电。为达到上述目的，本发明的高压驱动集成电路的静电防护结构，其包括限流元件，用以限制流至高压驱动集成电路的电流量，并与高压驱动集 成电路的输入/出管脚端口相连接；至少 一个静电放电保护装置，用以防止静电放电所产生大电流造成对高 压驱动集成电路的破坏，并与高压驱动集成电路的输入/出管脚端口相连接；金属氧化半导体场效晶体管，在其输出管脚附加有硅控整流器；以及电源钳制电路，用以限制电源端输出的电流量，并串接于金属氧化半导 体场效晶体管的源极与漏极端。根据所述的高压驱动集成电路的静电防护结构，该高压驱动集成电路的 静电防护结构应用于真空荧光显示器的驱动电路中。根据所述的高压驱动集成电路的静电防护结构，该金属氧化半导体场效 晶体管的一端还串接有电阻。根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路为若干 个串接的金属氧化半导体场效晶体管所构成。根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个 串接的N沟道金属氧化半导体场效晶体管所构成。根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个 串接的N沟道金属氧化半导体场效晶体管及串接在N沟道金属氧化半导体 场效晶体管栅极的电阻所构成。根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个 串接的N沟道金属氧化半导体场效晶体管及串接在N沟道金属氧化半导体场效晶体管栅极的电阻与电容所构成。根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由二阶 式基材触发电路所构成。根据所述的高压驱动集成电路的静电防护结构，该限流元件为电阻所构成。根据所述的高压驱动集成电路的静电防护结构，该限流元件为将金属氧 化半导体场效晶体管的栅极端予以接地，以构成该限流元件。根据所述的高压驱动集成电路的静电防护结构，该静电放电保护装置为关闭-P沟道金属氧化半导体场效晶体管及关闭-N沟道金属氧化半导体场效 晶体管所构成。根据所述的高压驱动集成电路的静电防护结构，该静电放电保护装置为 两个关闭-双极性晶体管所构成。根据所述的高压驱动集成电路的静电防护结构，该静电放电保护装置为 两个二极管所构成。根据所述的高压驱动集成电路的静电防护结构，该静电放电保护装置为 两个硅控整流器所构成。从上述技术方案可以看出，本发明具有下列优点1 )输出管脚的大驱动集成电路所内建的散热金属面积不会增加；2) 利用输出管脚附加的硅控整流器路径，增强输出管脚的静电放电能 力；以及3) 输出管脚驱动集成电路附加的硅控整流器元件，布局中及输出管脚 输入/出端口 (I/O)上加二极管及串接限流电阻，连同串接(Cascade)金属 氧化半导体场效晶体管的电源钳制电路(Power Clamp)，有效的防止了静 电放电保护元件及集成电路整体输入/出端口的静电放电，进而提升静电放电防护能力。下面通过本发明的附图
及本发明的详细描述，以获得对本发 明更深入的了解。附圉说明图1为公知高压驱动集成电路的静电防护电路结构图；图2A为本发明高压驱动集成电路附加的硅控整流器的结构图； 图2B为本发明硅控整流器的结构图； 图3为本发明高压驱动集成电路的静电防护电路结构图； 图4为本发明高压驱动集成电路的限流元件及静电放电保护元件的第一 具体实施例图；图5为本发明高压驱动集成电路的限流元件及静电放电保护元件的第二 具体实施例图；图6为本发明高压驱动集成电路的限流元件及静电放电保护元件的第三 具体实施例图；图7为本发明高压驱动集成电路的限流元件及静电放电保护元件的第四 具体实施例图；图8为本发明电源钳制电路的第一实施例图； 图9为本发明电源钳制电路的第二实施例图； 图IO为本发明电源钳制电路的第三实施例图；图11为本发明电源钳制电路的第四实施例图。其中，附图标记说明如下11金属氧化半导体场效晶体管12输入/出管脚焊垫13 电阻21 漏极211 P-介质212 P+介质 22源极221 P+介质 23 N型基材 31输入/出管脚焊垫 32第一静电放电保护元件321、 322、 323、 324第一二极管 33第二静电放电保护元件331、 332、 333、 334第二二极管34限流元件341、 343、 344 电阻342未设置 35金属氧化半导体场效晶体管 36硅控整流器 37电阻38电源钳制电路381第一电源钳制电路3811第一N沟道金属氧化半导体场效晶体管 3812第二N沟道金属氧化半导体场效晶体管 3813 电阻382第二电源钳制电路3821第一N沟道金属氧化半导体场效晶体管 3822第二N沟道金属氧化半导体场效晶体管383第三电源钳制电路3831第一N沟道金属氧化半导体场效晶体管 3832第二N沟道金属氧化半导体场效晶体管3833 电阻3834 电容384双层基材触发电路具体实施方式
现结合下列的
本发明的详细结构及其连结关系，以利于进一步 了解本发明。请参阅图2A，图2A为本发明高压驱动集成电路附加的硅控整流器的结 构图；其中，金属氧化半导体场效晶体管，其至少包括有漏极(Drain) 21 及源极(Source) 22，在其输出管脚(源极22与漏极21之间)附加硅控整 流器(Silicon Controlled Rectifier, SCR)。请同时参阅图2B所示，其中， 该硅控整流器为PNPN界面所构成的电子元件，通过源极(Source) 22的P+ 介质221至N型基材23，再由该N型基材23至漏极(Drain) 21的P-介质211或P+介质212，再于该P-介质211或P+介质212形成栅极(G)，即可满足该附加硅控整流器的结构。请参阅图3，图3所示为本发明高压驱动集成电路的静电防护电路结构 图，其中该高压驱动集成电路的静电防护结构应用于真空荧光显示器的驱动 电路中，而与输入/出管脚焊垫(I/OPad) 31进行电性连接，其包括限流元件34，用以限制流至高压驱动集成电路的电流量，并与高压驱动 集成电路的输入/出管脚焊垫31相连接，该限流元件34为电阻所构成；或为 将金属氧化半导体场效晶体管的栅极端予以接地，以形成限流元件34。至少一个静电放电保护装置，本实施例包括有第一静电放电保护元件32 及第二静电放电保护元件33，用以防止静电放电所产生大电流造成对高压驱 动集成电路的破坏，并与高压驱动集成电路的输入/出管脚焊垫31相连接。如下述图4至图7的揭示，该静电放电保护装置为关闭(Turn off) -P 沟道金属氧化半导体场效晶体管及关闭-N沟道金属氧化半导体场效晶体管 所构成；或为两个关闭-双极性晶体管所构成；或为两个二极管所构成；或为 两个硅控整流器所构成。金属氧化半导体场效晶体管35，在其输出管脚附加有硅控整流器 (Silicon Controlled Rectifier, SCR) 36，且该金属氧化半导体场效晶体管35 的一端还串接有电阻37。电源钳制电路38，用以限制电源端输出的电流量，并串接于金属氧化半 导体场效晶体管35的源极与漏极端。如下述图8至图11的揭示，该电源钳制电路可为若干个串接金属氧化 半导体场效晶体管(本实施例为两个)；或为两个串接N沟道金属氧化半导 体场效晶体管及串接在N沟道金属氧化半导体场效晶体管栅极的电阻与电 容；或为双层基材触发电路所构成。上述电路结构即可达到输出管脚驱动集成电路(Driver)附加有硅控整 流器(SCR)元件，布局中及输出管脚输入/出端口 (I/O)上加二极管及串 接限流电阻，连同串接(Cascade)金属氧化半导体场效晶体管的电源钳制电 路(Power Clamp)，由此，有效地防止了静电放电保护元件及集成电路整 体输入/出端口的静电放电。请参阅图4、图5、图6以及图7，这些图分别表示本发明高压驱动集成电路的限流元件及静电放电保护元件的第一、二、三、四具体实施例图，其中图4所揭示限流元件为电阻341所构成，且第一静电放电保护元件32及 第二静电放电保护元件33分别为二极管(321、 331)所构成；图5所揭示 限流元件为未设置342，且第一静电放电保护元件32及第二静电放电保护元 件33分别为二极管(322、 332)所构成；图6所揭示限流元件为电阻343， 且第一静电放电保护元件32及第二静电放电保护元件33分别为二极管(323、 333)所构成，且该二极管323的P型接口端与该电阻343相连接； 图7所揭示限流元件为电阻344，且第一静电放电保护元件32及第二静电放 电保护元件33分别为二极管(324、 334)所构成，且该二极管334的N型 接口端与该电阻343相连接。请参阅图8、图9、图10以及图11，这些图分别表示本发明电源钳制电 路的第-一、二、三、四实施例图，如图8所示，第一电源钳制电路381包括 有两个串接的第一、二N沟道金属氧化半导体场效晶体管(3811、 3812)， 再于第二 N沟道金属氧化半导体场效晶体管3812的栅极设置有电阻3813; 如图9所示，第二电源钳制电路382仅包括有两个串接的第-、二 N沟道金 属氧化半导体场效晶体管(3821、 3822);如图10所示，第三电源钳制电 路383包括有两个串接的第一、二 N沟道金属氧化半导体场效晶体管(3831 、 3832)，再于第二N沟道金属氧化半导体场效晶体管3832的栅极设置有电 阻3823，并于第一N沟道金属氧化半导体场效晶体管3831的栅极设置有电 容3834;如图11所示，其所揭示即一种二阶式基材触发(Two Stage Substrate Trigger)电路384所构成电源钳制电路，由于该双层基材触发电路常应用于 电源钳制电路中，故不在此赘述。通过上述图2至图11的揭示，即可了解本发明为高压驱动集成电路的 静电防护结构，主要针对公知技术的缺点，选择加工过程中产生的附加硅控 整流器，放置在输出管脚的金属氧化半导体场效晶体管的驱动集成电路(Driver)的漏极(Drain)端，及输出管脚输入/出(IO)上再加二极管及串 限流电阻，连同串接(Cascade)金属氧化半导体场效晶体管的电源钳制电路(Power Clamp)，有效的防止了静电放电保护元件及高压驱动集成电路整 体输入/出的静电放电，从而达到了下列的优点1)输出管脚的大驱动集成电路所内建的散热金属面积不会增加；2) 利用输出管脚的附加硅控整流器路径，增强输出管脚的静电放电能力；以及3) 输出管脚驱动集成电路附加有硅控整流器元件，布局中及输出管脚 输入/出端口 (I/O)上加二极管及串接限流电阻，连同串接(Cascade)金属 氧化半导体场效晶体管的电源钳制电路(Power Clamp)，由此，有效的防 止了静电放电保护元件及集成电路整体输入/出端口的静电放电，进而提升静 电放电防护能力。综上所述，本发明的结构特征及各实施例皆已详细揭示，可充分显不出 本发明在目的及有益效果上均深富实施的进步性，极具产业的利用价值，且 目前市面上未见有运用。然而，以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发 明所实施的范围，即大凡依本发明权利要求所作的均等变化与修饰，皆属于 本发明专利涵盖的范围内。
权利要求
1. 一种高压驱动集成电路的静电防护结构，其特征在于，包括限流元件，用以限制流至高压驱动集成电路的电流量，并与高压驱动集成电路的输入/出管脚端口相连接；至少一个静电放电保护装置，用以防止静电放电所产生的大电流造成对高压驱动集成电路的破坏，并与高压驱动集成电路的输入/出管脚端口相连接；金属氧化半导体场效晶体管，在其输出管脚附加有硅控整流器；以及电源钳制电路，用以限制电源端输出的电流量，并串接于金属氧化半导体场效晶体管的源极与漏极端。
2、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该高压驱动集成电路的静电防护结构应用于真空荧光显示器的驱动电 路中。
3、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该金属氧化半导体场效晶体管的一端还串接有电阻。
4、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该电源钳制电路为若干个串接的金属氧化半导体场效晶体管所构成。
5、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该电源钳制电路由两个的串接N沟道金属氧化半导体场效晶体管所构 成。
6、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管及串 接在N沟道金属氧化半导体场效晶体管栅极的电阻所构成。
7、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管及串 接在N沟道金属氧化半导体场效晶体管栅极的电阻与电容所构成。
8、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该电源钳制电路由二阶式基材触发电路所构成。
9、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该限流元件为电阻所构成。
10、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征在于，该限流元件为将金属氧化半导体场效晶体管的栅极端予以接地，以构 成该限流元件。
11、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该静电放电保护装置为关闭-p沟道金属氧化半导体场效晶体管及关闭-N沟道金属氧化半导体场效晶体管所构成。
12、 根据权利要求l所述的高压驱动集成电路的静电防护结构，其特征 在于，该静电放电保护装置为两个关闭-双极性晶体管所构成。
13、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该静电放电保护装置为两个二极管所构成。
14、 根据权利要求1所述的高压驱动集成电路的静电防护结构，其特征 在于，该静电放电保护装置为两个硅控整流器所构成。
全文摘要
本发明涉及一种高压驱动集成电路的静电防护结构，其包括限流元件，用以限制流至高压驱动集成电路的电流量，并与高压驱动集成电路的输入/出管脚端口相连接；至少一个静电放电保护装置，用以防止静电放电所产生的大电流造成对高压驱动集成电路的破坏，并与高压驱动集成电路的输入/出管脚端相连接；金属氧化半导体场效晶体管，在其输出管脚附加有硅控整流器；电源钳制电路，用以限制电源端输出的电流量，并串接于金属氧化半导体场效晶体管的源极与漏极端。
文档编号H02H9/00GK101217234SQ20071000122
公开日2008年7月9日 申请日期2007年1月4日 优先权日2007年1月4日
发明者吴钧晖, 张藤宝, 邓志辉 申请人:盛群半导体股份有限公司