专利名称：包含升压电路的电子器件的制作方法
技术领域：
本发明涉及包含升压电路的电子器件，更具体地，本发明涉及包含工作原理与Dickson电荷泵升压电路相同的升压电路的电子器件。
技术背景近年来，减小了电子器件的电源电压，以实现其功率消耗的减小。 所以，升压电路需要实现从低电压的增加。例如，虽然非易失性存储器 电路EEPROM需要约为18V的高电压作为存储器的升高电压，但是电 源电压等于或小于2.0V。用于EEPROM的升压电^各通常为Dickson电 荷泵升压电路。为了获得高升压效率，Dickson电荷泵升压电路要求增 加升压级的数量，因此电路规模变大。因此，提出来一种进一步改进的 升压电路(例如，JP 07-079561 A)。图5示出了常规的Dickson电荷泵升压电i 各。常规的Dickson电荷泵升压电路具有这样的结构，其中多个升压单 元串联连接在电源端VIN和升压功率输出端VOUT之间，每个升压单 元包括输入端IN和输出端OUT,以及NMOS晶体管NTO，其中NMOS 晶体管NTO作为输出级晶体管并且是二极管接法的。各个升压单元具有相同的结构。例如，升压单元CP01包括电荷转 移NMOS晶体管NT1,用于对NMOS晶体管NT1的栅极端进行充放电 的NMOS晶体管NTGl,升压电容器Cl,以及用于增加NMOS晶体管 NT1的栅压的电容器CG1。升压单元CP01进一步包括输入升压时钟信 号的升压时钟信号输入端NCLK和输入用于增加电荷转移NMOS晶体 管NT1的栅压的时钟信号的栅极时钟信号输入端NCLKG。第一升压时 钟信号(M和第二栅极时钟信号4)G2被输入到位于奇数级的升压单元 的相应输入端。第二升压时钟信号c])2和第一栅极时钟信号(t)Gl被输入 到位于偶数级的升压单元的相应输入端。图6示出了升压时钟信号和栅极时钟信号的信号波形。在第一升压 时钟信号4)1从低电平变到高电平之后，第二升压时钟信号cj)2从高电 平变到低电平。在此之后，第一栅极时钟信号4)G1从低电平变到高电
平。在第二升压时钟信号(f)2从低电平变到高电平后，第一升压时钟信号(M从高电平变到低电平。在此之后，第二栅极时钟信号(])G2从低电 平变到高电平。因此，形成了相应时钟信号的波形。在这种波形的情况中，虽然通过NMOS晶体管NTG1使得电荷转移 NMOS晶体管NT1的栅压等于电源端VIN的电压，基于第二栅极时钟 信号cf)G2使栅压提高了时钟幅度。因此，电荷转移NM0S晶体管NT1 的栅压被完全接通，所以可以有效地对升压电容器Cl进行充电。然而，常规Dickson电荷泵升压电路要求升压时钟信号和栅极时钟 信号，即，需要四种时钟信号。此外，有必要控制三种时钟信号，这样 在时钟信号频率的半周期中，时钟信号的电位的变化的定时不会彼此重 合。也就是说，为了确定地改变时钟信号的电位的变化定时，有必要增 加时钟緩冲电路的驱动功率，以提高时钟信号的电位变化速度。因此， 需要驱动功率非常大的时钟緩冲电路，由此导致电路规模增大。当用于 将相应升压时钟信号的电位变化定时移位的时间周期被缩短时，在时钟 緩冲电路的驱动功率发生变化或者电源电压之间发生差异的情况下，升 压时钟信号的电位变化定时可能会^L此重合。因此，难以增加时钟信号 的频率，导致不能提高升压速度和升压功率的问题。由于作为输出级晶体管并且是二极管接法的NMOS晶体管NTO的 正向电压的下降，减小了升压电压。因此，有必要进一步增加串联连接 的升压单元的数量，所以存在升压电路和时钟緩冲电路的电路规模进一 步增大的问题。发明内容本发明就是要解决上述问题。因此本发明的目的是提供包含升压电 路的电子器件，所述升压电路具有高的升压功率，且不增加时钟緩冲电 路和升压电路的每一个的电路规模。根据本明的包含升压电路的电子器件，采用了这样的结构，其 中，在Dickson电荷泵升压电路中，提供了与用于对升压单元的电荷转 移NMOS晶体管的栅极端充放电的NMOS晶体管并联的NMOS晶体 管，其漏极和栅极与输入端连接且其源极与该电荷转移NMOS晶体管的 才册极端连才妄。
而且在上述结构中，作为输出级晶体管并且是二极管接法的NMOS晶体管NTO被电路所取代，在该电路中，从与升压单元相同的结构中 省略了升压电容器。在上述结构中，进一步地，采用耗尽型NMOS晶体管作为位于随后 级中的升压单元的NMOS晶体管。如上所述，包含本发明的升压电路的电子器件具有以下效果。可以 减小时钟緩冲电路和升压单元的电路规,因此可以实现成本的减少。 可以增加每个时钟信号的频率，因此可以提高升压电路的升压速度及其 升压功率。采用耗尽型NMOS晶体管作为位于随后级的升压单元的NMOS晶 体管，因此可以缩短位于随后级的升压单元的每个NMOS晶体管的W-长度。因此，可以减小升压电路的电路面积。由于可以缩短每个NMOS 晶体管的W-长度，所以可以减小由时钟緩冲电路驱动的负载的电容。 因此，可以进一步减小时钟緩冲电路的电路规模，实现成本降低。
在附图中图1是示出根据本发明的第 一实施例的包含升压电路的电子器件的 电路图；图；； '' 、' 、' "'图3是示出根据本发明的第二实施例的包含升压电路的电子器件中的升压电路的电路图；图4是示出根据本发明的第二实施例的电子器件的升压电路的输出级升压单元的电路图；图5是示出包含升压电路的常规电子器件的电路图；以及 图6是示出常规电子器件的升压电路的时钟信号的波形图。
具体实施方式
(第一实施例)图1是示出根据本发明的第 一实施例的包含升压电路的电子器件的 电路图。在第一实施例中的升压电路包含以下结构。多个升压单元CPn在电 源端VIN和升压功率输出端VOUT之间串联连接。在输出级提供了其
中从升压单元CPn中省略了升压电容器的输出级升压单元CPOUT。每个升压单元CPn包括输入升压时钟信号的升压时钟输入端NCLK 和输入用于增加电荷转移NMOS晶体管NT1的栅压的栅极时钟信号的 栅极时钟输入端NCLKG。第一升压时钟信号(J) 1和第二栅极时钟信号4) G2输入到位于奇数级的升压单元的对应输入端。第二升压时钟信号4)2 和第一栅极时钟信号(J)G1输入到位于偶数级的升压单元的对应输入 端。输出级升压单元CPOUT包括输入用于增加电荷转移NMOS晶体管 NT1的栅压的栅极时钟信号的栅极时钟输入端NCLKG。第一栅极时钟 信号d) Gl输入到输出级升压单元CPOUT的栅极时钟输入端NCLKG。位于第一级的升压单元CP1包括电荷转移NMOS晶体管NT1,用 于电荷转移NMOS晶体管NT1的栅极的充放电的NMOS晶体管 NTG1,升压电容器C1以及用于增加NMOS晶体管NT1的栅压的电容 器CG1。输入端IN、 NMOS晶体管NT1的漏极和NMOS晶体管NTG1 的漏极相互连接。输出端OUT、 NMOS晶体管NT1的源极、升压电容 器Cl的第一电极和NMOS晶体管NTG1的栅极相互连接。NMOS晶体 管NT1的栅极、NMOS晶体管NTG1的源极和电容器CG1的第一电极 相互连接(在第一节点N1)。升压电容器C1的第二电极与升压时钟输 入端NCLK相连接。电容器CG1的第二电极与栅极时钟输入端NCLKG 相连接。位于第二和随后级的每个升压单元CPn还包括NMOS晶体管 NTD1,其漏极和栅极通常与输入端IN连接，且其源极与NMOS晶体管 NT1的栅极连接。NMOS晶体管NTD1被用来对NMOS晶体管NT1的才册极进行充电。输出级升压单元CPOUT具有这样的结构，其中从位于第二和随后 级的升压单元CPn的其中之一的结构中省略了升压电容器Cl和升压时 钟输入端NCLK。采用输出级升压单元CPOUT而不是二极管接法的常 头见NMOS晶体管NTO。在具有上述结构的升压电路中，根据位于第二和随后级的每个升压 单元CPn，通过NMOS晶体管NTD1将NMOS晶体管NT1的栅极保持 在等于或大于输入端电压的电压。因此，响应于栅极时钟信号将输入电 压增加栅极时钟电压，因此可以有效地在升压电容器Cl中存储电荷，
而不像常规升压电路要移位时钟波形的电位反转定时。在升压电容器C1的电位被升压时钟信号抬高的时刻通过NOS晶体管NTG1将增加了栅 极时钟电压的NMOS晶体管NT1的栅极处的电位减小到输入端电压。因此，在位于第二和随后级且如上述构造的每个升压单元CPn中， 电荷转移NMOS晶体管NT1的栅极由NMOS晶体管NTG1放电，由 NMOS晶体管NTD1充电。因此，与常规升压电路不同，不需要移位第 一升压时钟信号(J) 1和第二升压时钟信号cj)2的电位反转定时。图2示出了在根据第一实施例的升压电路中的升压时钟信号和栅极时钟信号的信号波形。如图2中所示，第二升压时钟信号cj)2具有通过将第一升压时钟信号(M反转而得到的波形。在第一升压时钟信号(M从低电平变换到高 电平后，第一栅极时钟信号d)Gl从低电平变换到高电平。在第二升压 时钟信号d) 2从低电平变换到高电平后，第二栅极时钟信号(J) G2从低电 平变换到高电平。如上所述，用于根据本发明的第 一 实施例的电子器件的升压电路具 有这样的结构，用于对NMOS晶体管NT1的栅极进行充电的NMOS晶 体管NTD1被添加到常规电子器件的升压单元位于第二和随后级的每个 升压单元的电路结构。因此，可以将电荷存储在升压电容器Cl中，而 不需要将第一升压时钟信号(M和第二升压时钟信号d)2的电位变化定 时移位。也就是说，用于存储电荷的时钟低电平周期比在常规升压电路 的情况时相对要长。因此，可以增加每个时钟信号的频率，所以可以揭_ 高升压电路的升压速度和升压功率。此外，可以简化用由于产生时钟定 时的电3各。因此，虽然用于常规电子器件的升压电路的问题在于时钟緩冲电路 的电路规模变大，增加了其成本，并且不能提高升压速度和升压功率， 但是根据本发明的第 一实施例的升压电路可以解决该问题。根据本发明的第 一 实施例的升压电路包括具有上述结构的输出级 升压单元。因此，可能解决为了补偿由于二极管接法的NMOS晶体管的 正向电压的下降而引起的升压电压的减少而增加升压电路和时钟緩冲 电路的电路规模的问题。 (第二实施例)图3是示出根据本发明的第二实施例的包括升压电路的电子器件中
的升压单元CPDn的电路图。如图3中所示，在第二实施例的升压电路 的升压单元CPDn中，采用耗尽型NMOS晶体管作为第一实施例1中的 升压单元CPn的每个NMOS晶体管。图4是示出在第二实施例中的升 压电路的输出级升压单元CPDOUT的电路图。如在升压单元的情况， 采用耗尽型NMOS晶体管作为每个NMOS晶体管。虽然未示出，第二实施例中的升压电路具有与第 一 实施例中的升压 电路基本上相同的结构。图3中所示的升压单元CPDn被用作随后级的 升压单元，其升压电压变得更高，并且图4中所示的输出级升压单元 CPDOUT被用于输出级。根据具有上述结构的第二实施例中的升压电路，即使当升压电压变 得更高的随后级升压单元中的每一个NMOS晶体管的阈值电压由于背 栅效应增加了，驱动功率也不会减少。因此，没有必要增加每个NMOS 晶体管的W-长度，所以可能阻止为得到高升压电压而增加升压电路的 电路面积，这是用于常规电子器件的升压电路的问题。
权利要求
1.一种电子器件，包括升压电路，在该升压电路中多个升压单元串联连接，其中每个升压单元为电荷泵型，其中每个升压单元包括升压单元输入端；升压单元输出端；升压时钟输入端；用于电荷转移的第一NMOS晶体管，其源极与升压单元输入端连接，且其漏极与升压单元输出端连接；用于升压的第一电容器，其第一电极与第一NMOS晶体管的漏极连接，且其第二电极与升压时钟输入端连接；栅极时钟信号输入端，用于增加第一NMOS晶体管的栅极处的电位；第二电容器，其第一电极与第一NMOS晶体管的栅极连接，且其第二电极与栅极时钟信号输入端连接；第二NMOS晶体管，其漏极与升压单元输入端连接，其源极与第一NMOS晶体管的栅极连接，并且其栅极与升压单元输出端连接；以及第三NMOS晶体管，其漏极和栅极与升压单元输入端连接，且其源极与第一NMOS晶体管的栅极连接。
2. 权利要求1的电子器件，进一步包括输出级升压单元，其中输 出级升压单元包括输出级输入端； 输出级输出端；用于电荷转移的第四NMOS晶体管，其源极与输出级输入端连接， 且其漏极与输出级输出端连接；第三电容器，其第一电极与第四NMOS晶体管的栅极连接，且其第 二电极与栅极时钟信号输入端连接；第五NMOS晶体管，其漏极与输出级输入端连接，其源极与第四 NMOS晶体管的栅极连接，且其栅极与输出级输出端连接；以及第六NMOS晶体管，其漏极和栅极与输出级输入端连接，且其源极 与第四NMOS晶体管的栅极连接。
3. 权利要求1的电子器件，其中，在升压电路中，在随后级中提供的升压单元的其中之一包括NMOS晶体管，每一个NMOS晶体管都 是耗尽型的。
4.权利要求2的电子器件，其中，在升压电路中，在随后级中提 供的升压单元的其中之一包括NMOS晶体管，每一个NMOS晶体管都 是耗尽型的。
全文摘要
提供了一种包含升压电路的电子器件，升压电路的电路规模扩大被最小化并且即使在低电源电压的情况时效率也很高。提供了与升压单元中的用于对电荷转移NMOS晶体管的栅极端充放电的NMOS晶体管并联的NMOS晶体管，其漏极和栅极与输入端连接且其源极与该电荷转移NMOS晶体管的栅极端连接。
文档编号H02M3/07GK101159412SQ20071016227
公开日2008年4月9日 申请日期2007年10月8日 优先权日2006年10月2日
发明者宇都宫文靖 申请人:精工电子有限公司