专利名称：电压调节器的制作方法
技术领域：
本发明涉及具有相位补偿电路的电压调节器。
技术背景近年来，安装电压调节器的电子设备在向高性能化发展。因此，电 压调节器的最大输出电流存在增加趋势，通过输出晶体管的栅极产生较 大的寄生电容。并且，电压调节器的最小输出电流^在减小趋势，而负 载电阻存在增大趋势。另外，电压调节器在向低消耗电流化发展，电压 调节器的误差放大器的输出电阻增大。因此，在通过误差放大器和输出晶体管进行负反馈放大的系统的特 性中，容易在低频范围产生极，所以电压调节器的相位补偿电路的所占 面积增大。在此，作为安装了面积效率良好的相位补偿电路的电压调节器，已经公知由专利文献1公开的技术。图6是表示以往的电压调节器的概况的电路图。在误差放大器70的输出端连接着由PMOS晶体管71和电阻元件73 构成的源极接地放大电路。该源极接地放大电路的输出信号通过电容72 反馈给误差放大器70。该电容72借助密勒效应(Miller effect),发挥比 实际电容分量大的电容分量的作用，所以能够减小所占面积。专利文献1日本特开2005—316788号公报在此，误差放大器70的输出是用于使输出端子的输出电压Vout恒 定的控制信号，如果由误差放大器70控制的PMOS晶体管71与PMOS 晶体管74的漏极的输出电阻不同，则PMOS晶体管71的漏极电压不会 恒定，而会根据负载条件变化。因此，对误差放大器70反馈与输出端子的输出电压Vout的电压变动不同的电压变动，相位补偿的特性变得不准确，因此产生发生振荡的 可能性，而导致电压调节器的动作不稳定。发明内容本发明就是鉴于上述问题而提出的，其提供一种可以稳定动作的电 压调节器。为了解决上述问题，本发明提供一种电压调节器，其具有相位补偿 电路，从输出端子向负载输出被控制为恒定的电压，其特征在于，该电 压调节器具有第一晶体管，其栅极与误差放大器的输出连接，源极与 电源连接；输出晶体管，其栅极与所述误差放大器的输出连接，源极与 所述电源连接，漏极与所述输出端子连接；第二晶体管，其栅极与第三 晶体管的栅极连接，源极与所述第一晶体管的漏极连接；所述第三晶体 管，其源极与所述输出端子连接，栅极和漏极相互连接；电阻元件，其 设在所述第二晶体管的漏极和地之间；恒定电流源，其设在所述第三晶 体管的漏极和所述地之间；分压电路，其设在所述输出端子和所述地之 间；电容，其设在所述第一晶体管的漏极和所述分压电路的输出之间； 基准电压电路；以及误差放大器，其第一端子与所述基准电压电路的输 出连接，第二端子与所述分压电路的输出连接。在本发明中，第一晶体管的漏极电压的变动和输出端子的输出电压 的变动相同，与负载条件无关。因此，向误差放大器反馈与伴随负载条 件的变化的输出端子的输出电压的电压变动相同的电压变动，且反馈给 误差放大器的相位补偿用信号的增益根据输出电压而确定。因此，即使 负载条件变化时，也能够准确实现相位补偿的特性。
图1是本发明的实施方式的电压调节器的电路图。 图2是本发明的实施方式的电压调节器的电路图。 图3是本发明的实施方式的电压调节器的电路图。 图4是本发明的实施方式的电压调节器的电路图。图5是本发明的实施方式的电压调节器的电路图。 图6是以往的电压调节器的电路图。
具体实施方式
以下，参照附图具体说明本发明的实施方式的电压调节器。 图1是本发明的实施方式的电压调节器的电路图。电压调节器具有基准电压电路IO、误差放大器20、输出晶体管14、 泄漏电阻11和泄漏电阻12，另外还具有相位补偿电路IOI。该相位补偿 电路ioi具有PMOS晶体管34、电容32、 PMOS晶体管44、 PMOS晶 体管45、电阻元件31和恒定电流源47。在电压调节器中，PMOS晶体管34的栅极连接误差放大器20的输 出，源极连接电源。输出晶体管14的栅极与误差放大器20的输出连接， 源极与电源连接，漏极与输出端子连接。PMOS晶体管44的栅极与PMOS 晶体管45的栅极连接，源极与PMOS晶体管34的漏极连接。PMOS晶 体管45的源极与输出端子连接，栅极和漏极相互连接。电阻元件31设 在PMOS晶体管44的漏极与地之间。恒定电流源47设在PMOS晶体管 45的漏极与地之间。泄漏电阻11和泄漏电阻12设在输出端子与地之间。 电容32设在PMOS晶体管34的漏极与泄漏电阻11和泄漏电阻12的连 接点之间。误差放大器20的反相输入端子与基准电压电路10的输出连 接，非反相输入端子与泄漏电阻11和泄漏电阻12的连接点连接。下面，说明电压调节器的动作。输出晶体管14输出输出电压Vout，作为分压电路的泄漏电阻11和 泄漏电阻12对该输出电压Vout进行分压。误差放大器20比较该分压电 路的输出电压和基准电压电路10的输出电压，由此进行使得分压电路的 输出电压与基准电压电路10的输出电压一致的控制。相位补偿电路101 补偿电压调节器的相位。作为输入电压的电源的电源电压Vdd输入电压调节器，输出晶体管 14进行预定的动作而输出被控制为恒定的输出电压Vout。该输出电压 Vout通过作为分压电路的泄漏电阻11和泄漏电阻12而被分压，在该分压电路的输出电压变低时(输出端子的输出电压Vout变低时)，误差放大器20的输出电压变低，在输出晶体管14导通时，输出晶体管14的导通 电阻减小。因此，输出电压Vout变高。并且，在分压电路的输出电压变 高时(输出端子的输出电压Vout变高时)，误差放大器20的输出电压变 高，在输出晶体管14截止时，输出晶体管14的导通电阻增大。因此， 输出电压Vout变低。这样，输出端子的输出电压Vout被控制为恒定。并且，零点Fzl由电容32、泄漏电阻ll、泄漏电阻12、 PMOS晶体 管34、 PMOS晶体管44和电阻元件31形成。第1个极Fpl由误差放大 器20的输出电阻和输出晶体管14的栅极电容形成。第2个极Fp2由负 载电阻26和输出电容27形成。因此，如果将电路设计成为使零点Fzl 出现在相比极Fpl和极Fp2低频t的区域中，则电压调节器能够稳定动作。并且，PMOS晶体管44和PMOS晶体管45为电流镜连接，通过PMOS 晶体管44、 PMOS晶体管45、电阻元件31和恒定电流源47，在PMOS 晶体管34的漏极产生与输出端子的输出电压Vout相同的电压。因此，误 差放大器20的输出电压通过PMOS晶体管34被放大的电压(相位补偿 用信号)的变动、与误差放大器20的输出电压通过输出晶体管14被放 大的输出电压Vout的变动相同，与负载25的条件无关。并且，误差放大器20的输出信号通过PMOS晶体管34和电容32 反馈给误差放大器20。误差放大器20的输出信号通过输出晶体管14和 电阻11反馈给误差放大器20。误差放大器20的输出信号通过输出晶体 管14、 PMOS晶体管45、 PMOS晶体管44和电容32反馈给误差放大器 20。此时，根据输出晶体管14的栅极电容，通过PMOS晶体管34反馈 时要比通过输出晶体管14反馈时快。这样，PMOS晶体管34的漏极电压(相位补偿用信号)的变动与输 出端子的输出电压Vout (输出晶体管14的漏极电压)的变动相同，与负 载25的条件无关，所以与伴随负载25的条件变化的输出端子的输出电 压Vout的电压变动相同的电压变动反馈给误差放大器70，反馈给误差放 大器70的非反相输入端子的相位补偿用信号的增益根据输出电压Vout 确定。因此，即使负载25的条件变化时，也能够准确实现相位补偿的特性，所以振荡的可能性降低，电压调节器的动作稳定。在此，根据输出 电压Vout准确确定相位补偿用信号的增益，所以不会出现增益变小而使 得相位滞后超过必要程度的情况，以及增益变大而使得相位超前超过必 要程度的情况。并且，PMOS晶体管34的漏极电压(相位补偿用信号)的变动与输 出端子的输出电压Voiit(输出晶体管14的漏极电压)的变动相同，与负 载25的条件无关，所以PMOS晶体管34和输出晶体管14可以作为电流 镜电路始终维持正常动作。因此，即使输出晶体管14完全导通时，PMOS 晶体管34流过基于输出晶体管14的电流的电流，所以PMOS晶体管34 不会流过多余的电流，电压调节器的消耗电流减小。并且，电容32借助基￥误差放大器20和PMOS晶体管34的源极接 地放大电路的密勒效应，发挥比实际电容分量大的电容分量的作用，所 以能够减小所占面积。例如，在放大率为IO倍时，电容32发挥实际电 容分量10倍的电容分量的作用，电容32的所占面积能够改善为原来的 1/10。下面，使用图2说明本发明的实施方式的电压调节器的电阻元件31 和恒定电流源47的一例。电阻元件31由NMOS晶体管41构成，该NMOS晶体管41的栅极 和漏极与PMOS晶体管44的漏极连接，源极接地。NMOS晶体管41具 有电流驱动能力，在输出电流最大时，可以将流向PMOS晶体管34的电 流全部释放给地。恒定电流源47由NMOS晶体管48构成，该NMOS晶体管48的漏 极与PMOS晶体管45的漏极连接，栅极与基准电压电路10的输出连接， 源极接地。根据该NMOS晶体管48的电路常数，确定PMOS晶体管44、 PMOS晶体管45、 NMOS晶体管41和NMOS晶体管48的消耗电流。这样，恒定电流源47不需要新的偏置电路，电压调节器的消耗电流 减小。下面，图3表示本发明的实施方式的电压调节器的电阻元件31和恒 定电流源47的另一示例。电阻元件31由NMOS晶体管(耗尽型)42构成，该NMOS晶体管 42的漏极与PMOS晶体管44的漏极连接，栅极和源极接地。 恒定电流源47由NMOS晶体管48构成。
下面，图4表示本发明的实施方式的电压调节器的电阻元件31和恒 定电流源47的另一示例。
电阻元件31由NMOS晶体管43构成，该NMOS晶体管43的漏极 与PMOS晶体管44的漏极连接，栅极与基准电压电路10的输出连接， 源极接地。
恒定电流源47由NMOS晶体管48构成。
下面，图5表示本发明的实施方式的电压调节器的电阻元件31和恒 定电流源47的另」示例。
电阻元件31由PMOS晶体管46构成，该PMOS晶体管46的源极 与PMOS晶体管44的漏极连接，栅极与基准电压电路10的输出连接， 漏极接地。
恒定电流源47由NMOS晶体管48构成。
权利要求
1.一种电压调节器，其具有相位补偿电路，从输出端子向负载输出被控制为恒定的电压，其特征在于，该电压调节器具有第一晶体管，其栅极与误差放大器的输出连接，源极与电源连接；输出晶体管，其栅极与所述误差放大器的输出连接，源极与所述电源连接，漏极与所述输出端子连接；第二晶体管，其栅极与第三晶体管的栅极连接，源极与所述第一晶体管的漏极连接；所述第三晶体管，其源极与所述输出端子连接，栅极和漏极相互连接；电阻元件，其设在所述第二晶体管的漏极和地之间；恒定电流源，其设在所述第三晶体管的漏极和所述地之间；分压电路，其设在所述输出端子和所述地之间；电容，其设在所述第一晶体管的漏极和所述分压电路的输出之间；基准电压电路；以及误差放大器，其第一端子与所述基准电压电路的输出连接，第二端子与所述分压电路的输出连接。
2. 根据权利要求l所述的电压调节器，其特征在于，所述恒定电流 源由第一 NMOS晶体管构成，该第一 NMOS晶体管的漏极与所述第三晶 体管的漏极连接，栅极与所述基准电压电路的输出连接，源极与所述地 连接。
3. 根据权利要求l所述的电压调节器，其特征在于，所述电阻元件 由第二NMOS晶体管构成，该第二NMOS晶体管的栅极和漏极与所述第 二晶体管的漏极连接，源极与所述地连接。
4. 根据权利要求l所述的电压调节器，其特征在于，所述电阻元件 由耗尽型NMOS晶体管构成，该耗尽型NMOS晶体管的漏极与所述第二 晶体管的漏极连接，栅极和源极与所述地连接。
5. 根据权利要求l所述的电压调节器，其特征在于，所述电阻元件由第三NMOS晶体管构成，该第三NMOS晶体管的漏极与所述第二晶体 管的漏极连接，栅极与所述基准电压电路的输出连接，源极与所述地连 接。
6.根据权利要求l所述的电压调节器，其特征在于，所述恒定电流 源由第一PMOS晶体管构成，该第一PMOS晶体管的源极与所述第二晶 体管的漏极连接，栅极与所述基准电压电路的输出连接，漏极与所述地 连接。
全文摘要
本发明提供一种能够稳定工作的电压调节器。作为解决手段，PMOS晶体管(34)的漏极电压的变动和输出端子的输出电压Vout的变动相同，而与负载(25)的条件无关。这样，与伴随负载(25)的条件变化的输出端子的输出电压Vout的电压变动相同的电压变动反馈给误差放大器(70)，根据输出电压Vout确定反馈给误差放大器(70)的相位补偿用信号的增益。因此，即使负载(25)的条件变化时，也能够准确实现相位补偿的特性。
文档编号H02M3/137GK101227146SQ20071019711
公开日2008年7月23日 申请日期2007年12月4日 优先权日2006年12月8日
发明者吉川清至, 宇都宫文靖, 黑藏忠 申请人:精工电子有限公司