专利名称：一种静电释放保护电路及其工作方法
技术领域：
本发明涉及显示器技术领域，尤其涉及一种静电释放保护电路及其工作方法。
背景技术：
ESD (Electro-Static Discharge,静电释放)保护电路是 TFT LCD (Thin FilmTransistor Liquid Crystal Display,薄膜晶体管液晶显不器)以及 AMOLED(ActiveMatrix Driving Organic Light Emitting Diode,有源矩阵驱动有机发光二极管)面板上的重要组成部分，能够使显示器件免遭在生产、运输、工作过程中的静电伤害。 如图I所示，ESD保护电路中的TFT通常为增强型TFT，通过合理的TFT I和TFT2设计，可以使液晶显示面板在正常工作时，数据线上仅有漏电流或有较小的电流流向高电位线GH或低电位线GL;当数据线DATA上积累静电电荷时，正、负两种静电电荷可以分别迅速向高电位线GH和低电位线GL泄放，从而保证显示面板的内部阵列不受损伤。但是，对于当前正在兴起的Oxide (氧化物)TFT，由于Oxide TFT通常是一个耗尽型的器件，当其栅源电压Vgs = OV时，Oxide TFT无法像现有技术中的增强型TFT那样彻底关断，导致在正常工作时，数据线和栅极扫描线将向高电位线GH和低电位线GL漏走大量电流，不仅使显示面板内部不能正常工作，还可能使外部驱动电路受到损坏。
发明内容
本发明的实施例提供了一种静电释放保护电路及其工作方法，能够迅速泄放静电电荷同时又能避免信号以漏电流形式泄放。为达到上述目的，本发明的实施例采用如下技术方案—种静电释放保护电路，包括第一电容、第一分压单元和薄膜晶体管第一薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管；所述第一薄膜晶体管的栅极接于信号控制线，漏极接于第一电位线；所述第一分压单元的第一端接于所述第一薄膜晶体管的源极，第二端接于第二电位线；所述第三薄膜晶体管的栅极接于所述第一薄膜晶体管的源极，漏极接于第一电位线，源极接于信号控制线；所述第四薄膜晶体管栅极接于辅助电位线，漏极接于信号控制线，源极接于第二电位线；所述第一电容的第一极接于所述第三薄膜晶体管的栅极，第二极接于信号控制线。一种上述的静电释放保护电路的工作方法，包括所述信号控制线上无静电电荷时，通过所述第一薄膜晶体管和所述第一分压单元的分压作用控制所述第三薄膜晶体管的栅极电位关闭所述第三薄膜晶体管，和通过控制所述第二电位线和所述辅助电位线的电位差关闭所述第四薄膜晶体管，以保持所述信号控制线的信号不泄放；所述信号控制线上有静电电荷时，通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使静电荷通过所述第三薄膜晶体管向所述第一电位线泄放；或通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。本发明实施例提供的静电释放保护电路及其工作方法，当信号控制线上有静电电荷时，通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用控制第三薄膜晶体管的栅极电位，开启第三薄膜晶体管，从而使静电荷通过第三薄膜晶体管向第一电位线泄放；也可以通过信号控制线与辅助电位线的电位差的改变，开启第四薄膜晶体管，从而使静电荷通过第四薄膜晶体管向第二电位线泄放。当信号控制线上无静电电荷时，通过第一薄膜晶体管和第一分压单元的分压作用控制第三薄膜晶体管的栅极电位，关闭第三薄膜晶体管，并通过控制第二电位线和辅助电位线的电位差，关闭第四薄膜晶体管，这样信号控制线上的信号就不会以漏电流的形式通过第三薄膜晶体管或第四薄膜晶体管泄放，从而有效保证了显示面板的正常工作。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中静电释放保护电路的一种结构示意图；图2为本发明实施例提供的静电释放保护电路的一种结构示意图；图3为本发明实施例提供的静电释放保护电路的一种具体结构示意图；图4为图I与图3所示的静电释放保护电路的一种静电释放保护对比仿真图；图5为本发明实施例提供的静电释放保护电路的另一种具体结构示意图；图6为本发明实施例提供的静电释放保护电路的工作方法的一种流程图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。如图2所示,本发明实施例提供一种ESD (Electro-Static Discharge,静电释放)保护电路，包括第一电容Cl、第一分压单元和薄膜晶体管第一薄膜晶体管Tl、第三薄膜晶体管T3、第四薄膜晶体管T4。其中，Tl可以为增强型薄膜晶体管或耗尽型薄膜晶体管，而T3和T4为耗尽型薄膜晶体管。其中，图2所示的薄膜晶体管既可以指代N型薄膜晶体管也可以指代P型薄膜晶体管。第一薄膜晶体管Tl的栅极接于信号控制线LS，漏极接于第一电位线LI ;第一分压单元的第一端接于第一薄膜晶体管Tl的源极，第二端接于第二电位线L2 ;第三薄膜晶体管T3的栅极接于第一薄膜晶体管Tl的源极，漏极接于第一电位线LI，源极接于信号控制线LS ;第四薄膜晶体管T4栅极接于辅助电位线LA，漏极接于信号控制线LS，源极接于第二电位线L2 ;第一电容Cl的第一极接于第三薄膜晶体管Τ3的栅极，第二极接于信号控制线LS。本发明实施例提供的ESD保护电路，当信号控制线LS上有静电电荷时，通过第一薄膜晶体管Tl和第一分压单元的分压以及第一电容Cl共同作用控制第三薄膜晶体管Τ3的栅极电位，开启第三薄膜晶体管Τ3，从而使静电荷通过第三薄膜晶体管Τ3向第一电位线LI泄放；也可以通过信号控制线LS与辅助电位线LA的电位差的改变，开启第四薄膜晶体管Τ4，从而使静电荷通过第四薄膜晶体管Τ4向第二电位线L2泄放。当信号控制线LS上无静电电荷时，通过第一薄膜晶体管Tl和第一分压单元的分压作用控制第三薄膜晶体管Τ3的栅极电位，关闭第三薄膜晶体管Τ3，并通过控制第二电位线L2和辅助电位线LA的电位差，关闭第四薄膜晶体管，这样信号控制线LS上的信号就不会以漏电流的形式通过第三薄膜晶体管Τ3或第四薄膜晶体管Τ4泄放，从而有效保证了显示面板的正常工作。
需要说明的是，本实施例中，仅仅利用Tl和第一分压单元进行分压从而控制Τ3的栅极e点的电位Ve，Tl既可以是耗尽型薄膜晶体管，也可以是增强型薄膜晶体管，第一分压单元可以为电阻、晶体管或其它可以与Tl进行分压的电路元件或电路模块，本发明对此不做限制。图3所示为本发明实施例提供的ESD保护电路的一种具体实施例，如图3所示，本实施例的电路连接关系与图2所示的实施例相同，其中，第一分压单元包括第二薄膜晶体管T2，所述第一分压单元的第一端为第二薄膜晶体管T2的漏极，所述第一分压单元的第二端为第二薄膜晶体管T2的栅极和源极。本实施例中的薄膜晶体管均为N型耗尽型薄膜晶体管，而信号控制线是数据线DATA。第一电位线LI、第二电位线L2、辅助电位线LA上的电位VI、V2、VA依次降低。具体的，第一薄膜晶体管Tl的栅极接于信号控制线LS，漏极接于第一电位线LI ;第二薄膜晶体管T2的漏极(第一端)接于第一薄膜晶体管Tl的源极，栅极和源极(第二端)接于第二电位线L2 ;第三薄膜晶体管T3的栅极接于第一薄膜晶体管Tl的源极，漏极接于第一电位线LI，源极接于信号控制线LS ;第四薄膜晶体管T4栅极接于辅助电位线LA，漏极接于信号控制线LS，源极接于第二电位线L2 ;第一电容Cl的第一极接于第三薄膜晶体管T3的栅极，第二极接于信号控制线LS。本发明实施例提供的ESD保护电路，当数据线DATA上存在正静电电荷时，第三薄膜晶体管T3开启使正静电电荷通过第三薄膜晶体管T3向第一电位线LI泄放，当数据线DATA上存在负静电电荷时，第四薄膜晶体管T4开启使负静电电荷通过第四薄膜晶体管T4向第二电位线L2泄放；当数据线DATA上无静电电荷时，能够通过使第三薄膜晶体管T3的栅极电位与源极电位的差小于T3的开启电压，并使第四薄膜晶体管T4的栅极电位与源极电位的差小于T4的开启电压，将耗尽型的第三薄膜晶体管T3和第四薄膜晶体管T4彻底关断，这样数据线DATA上的数据信号就不会以漏电流的形式通过第三薄膜晶体管T3或第四薄膜晶体管T4泄放，从而保证了显示面板的正常工作。本实施例中，第二薄膜晶体管T2的有效沟道区宽长比可以比第一薄膜晶体管Tl、第三薄膜晶体管T3和第四薄膜晶体管T4的有效沟道区宽长比都小，这样，T2的电阻较大，在T2与Tl进行分压时，流过Tl和T2的电流很小，不但可以保持较低功耗，而且不会影响第一电位线上的电位Vl和第二电位线上的电位V2。具体的，为了保证在显示面板正常工作时，所述ESD保护电路中的第四薄膜晶体管T4能彻底关闭，Τ4管的栅极电位与源极电位的差应小于Τ4的开启电压，辅助电位线LA上的电位VA与第二电位线L2上的电位V2之差小于第四薄膜晶体管Τ4的开启电压Vth4。第一电位线LI、第二电位线L2和辅助电位线LA上的电位可以根据不同的工艺要求而选择，但都应满足其电位依次降低的条件，本发明对此不作限定。例如，在本发明的一个实施例中，第一电位线LI上的电位Vl可以为6伏特至10伏特，第二电位线L2上的电位可以为-5伏特至-3伏特，辅助电位线LA上的电位VA可以为-7伏特至-5伏特，数据线DATA上的数据信号Vdata可以在O伏特至5伏特之间。 正常工作时，数据线DATA上的数据信号Vdata通过所述数据线输入到每一个像素单元中，用以控制每个像素单元从而 实现显示功能。此时，要求数据信号Vdata不能因为所述ESD保护电路的存在而通过所述ESD保护电路被泄放损失掉。为达此目的，本发明ESD保护电路，通过数据线DATA上的数据信号Vdata控制第一薄膜晶体管Tl的导通状态，并通过第一薄膜晶体管Tl的不同导通状态下的电阻的不同使其与第二薄膜晶体管T2进行分压后，Tl的源极电位，同时也是T3的栅极电位Ve的电压也会相应不同，从而可以控制T3的开关状态。具体的，由于正常工作时数据线DATA上并无静电电荷积累，而没有静电电荷的情况下，数据信号Vdata可介于第一电位线LI的电位Vl和第二电位线L2的电位V2之间，第一薄膜晶体管Tl的源极电压为Ve，栅极电压Vdata。由于Ve同时也是第三薄膜晶体管T3的栅极电位，Vdata同时也是第三薄膜晶体管T3的源极电位，因此，对于第三薄膜晶体管T3来说，只需保证其栅极电位Ve与其源极电位Vdata的差小于T3的开启电压Vth3，即Ve-Vdata < Vth3，即可将T3关闭，从而防止数据信号Vdata从T3泄放。其中，对于N型耗尽型薄膜晶体管来讲，Vth3小于O。而Ve又是由Tl、T2对Vl和V2之间的电压进行分压获得的，因此，如果通过控制T1、T2的工艺参数从而使Vdata在正常的数据信号的电平范围内时，Vdata-Ve > _Vth3即可令T3在显示面板正常工作时处于关闭状态。而此时，对于Tl来讲，其栅极电位与源极电位的差已经大于一个正数，因此，Tl可处于一定的导通状态，导通电阻与Tl的栅极和源极间的电压差有关。从而可以通过控制Tl的栅极和源极间的电压差控制Tl的导通电阻，进而控制与T2的分压。而由于辅助电位线LA上的电位VA与第二电位线L2上的电位V2之差小于第四薄膜晶体管T4的开启电压Vth4，也就是第四薄膜晶体管T4的栅极电位VA与第四薄膜晶体管T4的源极电位V2的差小于第四薄膜晶体管T4的开启电压Vth4，因此，在正常工作情况下，第四薄膜晶体管T4总能够处于关闭状态。以上分析了显示面板在正常工作状态，即数据线DATA上没有静电电荷的状态下，本发明提供的ESD保护电路的工作原理，下面针对数据线DATA上有静电电荷的情况，分析所述ESD保护电路对于静电电荷的泄放过程。具体的，正常工作时，Cl的第一极与第二极之间的电压等于第三薄膜晶体管T3的栅极电位Ve与数据线DATA的电位的差，当数据线DATA上有正静电电荷时，所述数据线DATA上的电位会骤然升高，并通过第一电容Cl瞬间使第三薄膜晶体管T3的栅极电位Ve也骤然升高，甚至高过VI，从而使第三薄膜晶体管T3能够立刻导通，将数据线DATA上的正静电电荷通过T3导走。此外，当数据线DATA上积累了正静电电荷时，数据线DATA上的电位骤然升高，高于VI，由于第一薄膜晶体管Tl的栅极与数据线DATA相连，第一薄膜晶体管Tl的栅极电压也会骤然升高，这就使Tl的导通状态有所改变，Tl的导通电阻变小，经过与T2分压后，Tl的源极电位，也就是T3的栅极电位Ve也会比正常工作时有所升高，从而可以将Ve稳定在较高电位，那么，当第三薄膜晶体管T3的栅极电位Ve与漏极电位Vl的差大于T3的开启电压Vth3时，即Ve-Vl > Vth3,也即下式成立时Ve > Vth3+Vl(I)第三薄膜晶体管T3可在第一电容Cl的自举作用之后保持导通，从而使正静电电荷通过T3流向第一电位线LI。需要说明的是，本实施例中，正常情况下，第一电位线LI上的电位Vl高于数据线DATA上的信号Vdata，与第一电位线LI相连的一端为T3的漏极，与数据线DATA相连的一端为T3的源极。而事实上，薄膜晶体管制作工艺中，源极与漏极结构完全相同，可以互换使 用。因此，本实施例中，当数据线DATA由于正静电电荷的作用而使其电位骤然升高，甚至高于第一电位线LI上的电位Vl时，第三薄膜晶体管T3的源极和漏极互换，即T3的与数据线DATA相连的一端相当于漏极，而T3的与第一电位线LI相连的一端相当于源极，从而当(I)式成立时，电流就从数据线DATA通过T3流向第一电位线LI，从而将正静电电荷导走。需要指出的是，本实施例中，通过第一电容Cl的电压自举作用和通过第一薄膜晶体管Tl与T2的分压作用均可使第三薄膜晶体管T3导通，但通过控制Tl的导通状态来控制T3的导通具有一定的延迟，且Ve不会高于Vl，而第一电容Cl能够在数据线DATA上产生正静电电荷的瞬间，使第三薄膜晶体管T3的栅极电压Ve升高，而且可能高于VI，因而可以使第三薄膜晶体管T3瞬间开启，从而加快了数据线DATA上的正静电电荷的泄放速度，更好地起到静电防护的作用。具体的，当数据线DATA上积累了一定的负静电电荷时，数据线DATA上的电位骤然降低，低于辅助电位线LA上的电位VA。由于数据线DATA与第四薄膜晶体管T4的漏极相连，辅助电位线LA与第四薄膜晶体管T4的栅极相连，那么当VA-Vdata > Vth4，即Vdata < VA~Vth4(2)时，即数据线上的电位低于VA_Vth4时，T4导通，数据线DATA上的负静电电荷即可通过T4流向第二电位线L2。需要指出的是，在上述负静电电荷通过T4泄放的过程中，T4的源极和漏极与正常情况下的源极和漏极相比也发生了互换，原理与T3的源漏互换相似，此处不再赘述。根据半导体物理知识可知，薄膜晶体管饱和状态下，流过源漏两极的电流I与该薄膜晶体管的栅极和源极间的电压差Vgs以及该薄膜晶体管的开启电压Vth间存在如下关系I = K (Vgs-Vth)2(3)其中，在工艺条件一致的情况下，K为一常数。本实施例中，静电电荷积累较多时，泄放电荷的薄膜晶体管也处于饱和状态，因此，静电电荷泄放时的泄放电流的大小与栅极、源极间电压差成平方关系。如果有正电荷在数据线DATA上积累时，Vdata升高，此时Tl的导通能力增强，Ve的电压也将增高，当Ve增高到大于Vl+Vth3时，即(I)式成立时，根据(3)式，则流向LI线的电流将正比于Ve-Vl-Vth3的平方。相反如果有负电荷在数据线DATA上积累时，Vdata的电位降低，当它低到小于VA-Vth4，即(2)式成立时，根据(3)式，流向L2线的电流将正比于VA-Vdata-Vth4的平方。因此，当ESD发生时，本发明实施例提供的保护电路能迅速将静电电荷导走避免其损伤到显示面板内部的像素单元。为了验证本发明实施例提供的ESD保护电路在正常工作时的漏电流情况，我们将本发明中的ESD保护电路结构和现有技术中的ESD保护电路结构漏电情况做了如下对比的电路仿真。其中，现有技术中的ESD保护电路可如图I所示，两者的漏电流对比情况可如图4所示。两个电路除了结构不一样外，其它都采用一致的条件。例如，均采用了同一种仿真模型，它们均含有阈值电压为-2V的N型TFT。为了方便比较，本实施例中第三薄膜晶体管T3、第四薄膜晶体管T4和图I所示的TFTl和TFT2宽长比也设计为同一尺寸，均为20um/4um。Vl均为7V，V2均为-3V, VA均为-5. IV。仿真器从OV到4V扫描Vdata的电压，以观察数据线DATA流向第一电位线LI和第二电位线L2的漏电流。如图4所示，图I所示的ESD保护电路结构标注为iVl’、iV2’、idata’在Vdata的全程扫描中，产生了较大的正向漏电流，该正向漏电流超过了 20 μ A(微安)。而采用本实施例提供的ESD保护电路在Vdata的全程扫描中，标注为iVl、iV2、idata都只通过较小的漏电流，该漏电流在5μ A以下。 需要指出的是，本实施例中，Vl和V2是GATE扫描信号的高电平和低电平，VA是弓I入显示面板内部的、比GATE扫描信号V2更低的电平。但本发明不限于此，在本发明的其它实施例中，VI、V2和VA也可以是为ESD保护而设计的专门的引出线引出到外部电路并接到特定的电平上，以使显示面板内部的抗干扰能力更强。还需要指出的是，本实施例虽然以数据线DATA上的ESD保护电路为例进行说明，但本发明不限于此，本发明实施例提供的ESD保护电路同样适用于对栅极扫描线进行ESD保护，只需将上述实施例中的DATA线换成扫描线GATE即可。需要说明的是，本实施例中，构成ESD保护电路的所有薄膜晶体管均为N型薄膜晶体管，制作工艺简单，成本低。但本发明不限于此，根据本发明上述实施例提供的电路结构，可以对各薄膜晶体管的类型做适当改变，并根据半导体物理学中N型薄膜晶体管与P型薄膜晶体管电学性质的对应关系，相应改变其在电路中的接法即可，本发明对此不做限制。图5所示为本发明实施例提供的ESD保护电路的另一种具体实施例，其电路连接关系与图2所示的实施例相同。具体的，本实施例中，第一分压单元包括第二薄膜晶体管T2，所述第一分压单元的第一端为第二薄膜晶体管T2的漏极，所述第一分压单元的第二端为第二薄膜晶体管T2的栅极和源极。本实施例中的薄膜晶体管均为P型耗尽型薄膜晶体管，信号控制线为数据线DATA。第一电位线LI、第二电位线L2、辅助电位线LA上的电位VI、V2、VA依次升高。本发明实施例提供的ESD保护电路，当数据线DATA上存在正静电电荷时，第四薄膜晶体管T4开启使正静电电荷通过第四薄膜晶体管T4向第二电位线L2泄放，当数据线DATA上存在负静电电荷时，第三薄膜晶体管T3开启使负静电电荷通过第三薄膜晶体管T3向第一电位线LI泄放；当数据线DATA上无静电电荷时，能够通过使第三薄膜晶体管T3的栅极电位与源极电位的差大于T3的开启电压，并使第四薄膜晶体管T4的栅极电位与源极电位的差大于T4的开启电压，将耗尽型的第三薄膜晶体管T3和第四薄膜晶体管T4彻底关断，这样数据线DATA上的数据信号就不会以漏电流的形式通过第三薄膜晶体管T3或第四、薄膜晶体管T4泄放，从而保证了显示面板的正常工作。本实施例中，第二薄膜晶体管T2的有效沟道区宽长比可以比第一薄膜晶体管Tl、第三薄膜晶体管T3和第四薄膜晶体管T4的有效沟道区宽长比都小，这样，T2的电阻较大，在T2与Tl进行分压时，流过Tl和T2的电流很小，不但可以保持较低功耗，而且不会影响第一电位线上的电位Vl和第二电位线上的电位V2。具体的，为了保证在显示面板正常工作时，所述ESD保护电路中的第四薄膜晶体管T4能彻底关闭，T4管的栅极电位与源极电位的差应大于T4的开启电压，即辅助电位线LA上的电位VA与第二电位线L2上的电位V2的差应大于第四薄膜晶体管T4的开启电压Vth40第一电位线LI、第二电位线L2和辅助电位线LA上的电位可以根据不同的工艺要 求而选择，但都应满足其电位依次降低的条件，本发明对此不作限定。例如，在本发明的一个实施例中，第一电位线LI上的电位Vl可以为6伏特至10伏特，第二电位线L2上的电位可以为-5伏特至-3伏特，辅助电位线LA上的电位VA可以为9伏特至12伏特,数据线DATA上的数据信号Vdata可以在O伏特至5伏特之间。正常工作时，数据线DATA上的数据信号Vdata通过所述数据线输入到每一个像素单元中，用以控制每个像素单元从而实现显示功能。此时，要求数据信号Vdata不能因为所述ESD保护电路的存在而通过所述ESD保护电路被泄放损失掉。为达此目的，本发明ESD保护电路，通过数据线DATA上的数据信号Vdata控制第一薄膜晶体管Tl的导通状态，并通过第一薄膜晶体管Tl的不同导通状态下的电阻的不同使其与第二薄膜晶体管T2进行分压后，Tl的源极电位，同时也是T3的栅极电位Ve的电压也会相应不同，从而可以控制T3的开关状态。当然，在本发明的其它实施例中，也可以采用薄膜晶体管和电阻共同作用进行分压的方式控制T3栅极电位Ve，本发明对此不作限定。具体的，由于正常工作时数据线DATA上并无静电电荷积累，而没有静电电荷的情况下，数据信号Vdata可介于第一电位线LI的电位Vl和第二电位线L2的电位V2之间，第一薄膜晶体管Tl的源极电压为Ve栅极电压为Vdata。由于Ve同时也是第三薄膜晶体管T3的栅极电位，Vdata同时也是第三薄膜晶体管T3的源极电位，因此，对于第三薄膜晶体管T3来说，只需保证其栅极电位Ve与其源极电位Vdata的差大于T3的开启电压Vth3，即Ve-Vdata > Vth3，即可将T3关闭，从而防止数据信号Vdata从T3泄放。其中，对于P型耗尽型薄膜晶体管来讲，Vth3大于O。而Ve又是由Tl、T2对Vl和V2之间的电压进行分压获得的，因此，如果通过控制T1、T2的工艺参数从而使Vdata在正常的数据信号的电平范围内时如O伏特至5伏特时，Ve-Vdata > Vth3，即可令T3在显示面板正常工作时处于关闭状态。而此时，对于Tl来讲，Ve-Vdata > Vth3时，其栅极电位Vdata与源极电位Ve的差已经小于一个负数，因此，Tl可处于一定的导通状态，导通电阻与Tl的栅极和源极间的电压差有关。从而可以通过控制Tl的栅极和源极间的电压差控制Tl的导通电阻，进而控制与T2的分压。具体的，由于辅助电位线LA上的电位VA与第二电位线L2上电位V2之差大于P型耗尽型薄膜晶体管的开启电压Vth4，也就是第四薄膜晶体管T4的栅极电位VA与第四薄膜晶体管T4的源极电位V2的差大于第四薄膜晶体管T4的开启电压Vth4，因此，在正常工作情况下，第四薄膜晶体管T4总能够处于关闭状态。
以上分析了显示面板在正常工作状态，即数据线DATA上没有静电电荷的状态下，本发明提供的ESD保护电路的工作原理，下面针对数据线DATA上有静电电荷的情况，分析所述ESD保护电路对于静电电荷的泄放过程。具体的，正常工作时，Cl的第一极与第二极之间的电压等于第三薄膜晶体管T3的栅极电位Ve与数据线DATA的电位的差，当数据线DATA上有负静电电荷时，所述数据线DATA上的电位会骤然降低，甚至远低于VI，并通过第一电容Cl瞬间使第三薄膜晶体管T3的栅极电位Ve也骤然降低，甚至远低于VI，即使T3的栅极和漏极的电压差低于T3的开启电压Vth3，从而使第三薄膜晶体管T3能够立刻导通，将数据线DATA上的负静电电荷通过T3导走。此外，当数据线DATA上积累了负静电电荷时，数据线DATA上的电位骤然降低，低于VI，由于第一薄膜晶体管Tl的栅极与数据线DATA相连，第一薄膜晶体管Tl的栅极电压也会骤然降低，这就使Tl的导通状态有所改变，Tl的导通电阻变小，经过与T2分压后，Tl 的源极电位，也就是T3的栅极电位Ve也会比正常工作时有所降低，从而可以将Ve稳定在较低电位，那么，当第三薄膜晶体管T3的栅极电位Ve与漏极电位Vl的差小于T3的开启电压Vth3时，即Ve-Vl < Vth3,也即下式成立时Ve < Vth3+Vl(4)第三薄膜晶体管T3可在第一电容Cl的自举作用之后保持导通，从而使负静电电荷通过T3流向第一电位线LI。需要说明的是，本实施例中，正常情况下，第一电位线LI上的电位Vl低于数据线DATA上的信号Vdata，与第一电位线LI相连的一端为T3的漏极，与数据线DATA相连的一端为T3的源极。而事实上，薄膜晶体管制作工艺中，源极与漏极结构完全相同，可以互换使用。因此，本实施例中，当数据线DATA由于负静电电荷的作用而使其电位骤然降低，甚至低于第一电位线LI上的电位Vl时，第三薄膜晶体管T3的源极和漏极互换，即T3的与数据线DATA相连的一端相当于漏极，而T3的与第一电位线LI相连的一端相当于源极，从而当(4)式成立时，电流就从数据线DATA通过T3流向第一电位线LI，从而将负静电电荷导走。需要指出的是，本实施例中，通过第一电容Cl的电压自举作用和通过第一薄膜晶体管Tl与T2的分压作用均可使第三薄膜晶体管T3导通，但通过控制Tl的导通状态来控制T3的导通具有一定的延迟，且Ve不会低于VI，而通过第一电容Cl，能够在数据线DATA上产生负静电电荷的瞬间，使第三薄膜晶体管T3的栅极电压Ve降低，而且可能低于VI，因而可以使第三薄膜晶体管T3瞬间开启，从而加快了数据线DATA上的负静电电荷的泄放速度，更好地起到静电防护的作用。具体的，当数据线DATA上积累了一定的正静电电荷时，数据线DATA上的电位骤然升高，高于辅助电位线LA上的电位VA。由于数据线DATA与第四薄膜晶体管T4的漏极相连，辅助电位线LA与第四薄膜晶体管T4的栅极相连，那么当VA-Vdata < Vth4，即Vdata > VA~Vth4(5)时，T4导通，数据线DATA上的正静电电荷即可通过T4流向第二电位线L2。需要指出的是，在上述正静电电荷通过T4泄放的过程中，T4的源极和漏极与正常情况下的源极和漏极相比也发生了互换，原理与T3的源漏互换相似，此处不再赘述。与前述ESD保护电路相对应，本发明还提供了一种前述实施例中的ESD保护电路的工作方法，如图6所示,包括S11，信号控制线上无静电电荷时，通过第一薄膜晶体管和第一分压单元的分压作用控制所述第三薄膜晶体管的栅极电位关闭所述第三薄膜晶体管，和通过控制所述第二电位线和所述辅助电位线的电位差关闭所述第四薄膜晶体管，以保持信号控制线的信号不泄放；S12，信号控制线上有静电电荷时，通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使静电荷通过所述第三薄膜晶体管向所述第一电位线泄放；或通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。本发明实施例提供的静电释放保护电路的工作方法，当信号控制线上有静电电荷时，通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用控制第三薄膜晶体管的栅极电位，开启第三薄膜晶体管，从而使静电荷通过第三薄膜晶体管向第一电位线泄 放；也可以通过信号控制线与辅助电位线的电位差的改变，开启第四薄膜晶体管，从而使静电荷通过第四薄膜晶体管向第二电位线泄放。当信号控制线上无静电电荷时，通过第一薄膜晶体管和第一分压单元的分压作用控制第三薄膜晶体管的栅极电位，关闭第三薄膜晶体管，并通过控制第二电位线和辅助电位线的电位差，关闭第四薄膜晶体管，这样信号控制线上的信号就不会以漏电流的形式通过第三薄膜晶体管或第四薄膜晶体管泄放，从而有效保证了显示面板的正常工作。具体的，在步骤S12中，可以通过第一薄膜晶体管和第一分压单元的分压控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，并通过所述第一电容的自举作用加快所述第三薄膜晶体管的开启，从而加速静电电荷的泄放。可选的，当所述薄膜晶体管均为N型时，可以通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用，控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使正静电荷通过所述第三薄膜晶体管向所述第一电位线泄放。可选的，当所述薄膜晶体管均为P型时，可以通过第一薄膜晶体管和第一分压单元的分压以及第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使负静电荷通过所述第三薄膜晶体管向所述第一电位线泄放。可选的，当所述薄膜晶体管均为N型时，可以通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使负静电荷通过所述第四薄膜晶体管向所述第二电位线泄放；可选的，当所述薄膜晶体管均为P型时，可以通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使正静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。需要说明的是，根据构成ESD保护电路的耗尽型薄膜晶体管类型的不同，N型薄膜晶体管和P型薄膜晶体管构成的ESD保护电路的具体工作方法略有不同，前文已经进行了详细说明，此处不再赘述。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围 应所述以权利要求的保护范围为准。
权利要求
1.一种静电释放保护电路，其特征在于， 包括第一电容、第一分压单元和薄膜晶体管第一薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管； 所述第一薄膜晶体管的栅极接于信号控制线，漏极接于第一电位线； 所述第一分压单元的第一端接于所述第一薄膜晶体管的源极，第二端接于第二电位线. 所述第三薄膜晶体管的栅极接于所述第一薄膜晶体管的源极，漏极接于第一电位线，源极接于信号控制线； 所述第四薄膜晶体管栅极接于辅助电位线，漏极接于信号控制线，源极接于第二电位线. 所述第一电容的第一极接于所述第三薄膜晶体管的栅极，第二极接于信号控制线。
2.根据权利要求I所述的电路，其特征在于，所述第一分压单元包括第二薄膜晶体管，所述第一分压单元的第一端为所述第二薄膜晶体管的漏极，所述第一分压单元的第二端为所述第二薄膜晶体管的栅极和源极。
3.根据权利要求2所述的电路，其特征在于， 所述薄膜晶体管均为N型耗尽型薄膜晶体管，所述信号控制线是数据线，所述第一电位线、第二电位线、辅助电位线上的电位依次降低。
4.根据权利要求3所述的电路，其特征在于，所述辅助电位线上的电位与所述第二电位线上的电位之差小于所述第四薄膜晶体管的开启电压。
5.根据权利要求2所述的电路，其特征在于， 所述薄膜晶体管均为P型耗尽型薄膜晶体管，所述信号控制线是数据线，所述第一电位线、第二电位线、辅助电位线上的电位依次升高。
6.根据权利要求5所述的电路，其特征在于，所述辅助电位线上的电位与所述第二电位线上的电位之差大于所述第四薄膜晶体管的开启电压。
7.根据权利要求2至6所述的电路，其特征在于，所述第二薄膜晶体管的有效沟道区宽长比比所述第一薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管的有效沟道区宽长比都小。
8.—种如权利要求I所述的静电释放保护电路的工作方法，其特征在于，包括 所述信号控制线上无静电电荷时，通过所述第一薄膜晶体管和所述第一分压单元的分压作用控制所述第三薄膜晶体管的栅极电位关闭所述第三薄膜晶体管，和通过控制所述第二电位线和所述辅助电位线的电位差关闭所述第四薄膜晶体管，以保持所述信号控制线的信号不泄放； 所述信号控制线上有静电电荷时，通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使静电荷通过所述第三薄膜晶体管向所述第一电位线泄放；或 通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。
9.根据权利要求8所述的方法，其特征在于，所述通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管包括 通过所述第一薄膜晶体管和所述第一分压单元的分压控制所述第三薄膜晶体管的栅极电位，开启所述第三薄膜晶体管，并通过所述第一电容的自举作用加快所述第三薄膜晶体管的开启。
10.根据权利要求8所述的方法，其特征在于，所述通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使静电荷通过所述第三薄膜晶体管向所述第一电位线泄放包括 当所述薄膜晶体管均为N型时，通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使正静电荷通过所述第三薄膜晶体管向所述第一电位线泄放； 当所述薄膜晶体管均为P型时，通过所述第一薄膜晶体管和所述第一分压单元的分压以及所述第一电容共同作用控制所述第三薄膜晶体管的栅极电位开启所述第三薄膜晶体管，以使负静电荷通过所述第三薄膜晶体管向所述第一电位线泄放。
11.根据权利要求8所述的方法，其特征在于，所述通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使静电荷通过所述第四薄膜晶体管向所述第二电位线泄放包括 当所述薄膜晶体管均为N型时，通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使负静电荷通过所述第四薄膜晶体管向所述第二电位线泄放； 当所述薄膜晶体管均为P型时，通过所述信号控制线与所述辅助电位线的电位差的改变开启所述第四薄膜晶体管，以使正静电荷通过所述第四薄膜晶体管向所述第二电位线泄放。
全文摘要
本发明提供了一种静电释放保护电路及其工作方法，涉及显示领域，为迅速泄放静电电荷同时避免信号以漏电流形式泄放而发明。所述电路包括第一电容、第一分压单元和薄膜晶体管第一薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管；所述第一薄膜晶体管的栅极接于信号控制线，漏极接于第一电位线；所述第一分压单元的第一端接于所述第一薄膜晶体管的源极，第二端接于第二电位线；所述第三薄膜晶体管的栅极接于所述第一薄膜晶体管的源极，漏极接于第一电位线，源极接于信号控制线；所述第四薄膜晶体管栅极接于辅助电位线，漏极接于信号控制线，源极接于第二电位线；所述第一电容的第一极接于所述第三薄膜晶体管的栅极，第二极接于信号控制线。
文档编号H02H9/04GK102655145SQ20121000930
公开日2012年9月5日 申请日期2012年1月12日 优先权日2012年1月12日
发明者吴仲远, 段立业 申请人:京东方科技集团股份有限公司