半导体器件的制作方法
【专利摘要】一种半导体器件，包括：外部电压检测单元，适用于检测外部电压的电压电平，以基于检测结果来输出外部电压检测信号；参考电压发生单元，适用于基于外部电压来产生参考电压；内部电压发生单元，响应于外部电压检测信号而被使能，适用于选择性地产生与参考电压相对应的电压作为内部电压；以及内部电压控制单元，适用于响应于外部电压检测信号而选择性地提供具有与内部电压相对应的目标电平的电压作为内部电压。
【专利说明】半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求2013年6月21日提交的申请号为10-2013-0071567的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种半导体器件。
【背景技术】
[0004]通常，半导体器件中设置有用于防止过度电性应力(electrical over-stress,EOS)的保护电路。EOS是一种电击，诸如由于利用供电电压工厂的泄漏电流和电压而引起的异常过电流或过电压，并且会持续纳秒到毫秒发生。当EOS发生时，内部电路中包括的晶体管的栅氧化物层会被损坏。因而，从根本上保护电路被提供用以保护内部电路免受E0S。
[0005]图1是说明传统的保护电路的框图。图2是说明图1中所示的过电压放电单元的详细电路图。
[0006]参见图1，保护电路10包括外部电压检测单元11和过电压放电单元13。外部电压检测单元11检测从外部供应的电源电压VDD的电压电平，以输出外部电压检测信号HVDD。过电压放电单元13响应于外部电压检测信号HVDD，而将处于过电压状态的电源电压VDD放电。
[0007]这里，外部电压检测单元11连续地检测电源电压VDD的电压电平，并且在电源电压VDD超出范围而处于过电压状态时激活外部电压检测信号HVDD。当外部电压检测信号HVDD被激活时，过电压放电单元13通过放电操作使电源电压VDD从过电压状态返回至正常电压状态。
[0008]如图2中所示，过电压放电单元13包括:第一反相器INV1、第二反相器INV2以及NMOS晶体管NI。第一反相器INVl将外部电压检测信号HVDD反相。第二反相器INV2将第一反相器INVl的输出反相。NMOS晶体管NI具有在电源电压(VDD)端子和接地电压(VSS)端子之间的漏极-源极路径、和与接地电压(VSS)端子耦接的栅极，并且接收第二反相器INV2的输出信号作为体偏置。因此，当电源电压VDD由于EOS而处于过电压状态时，过电压放电单元13可以响应于外部电压检测信号HVDD而通过形成从被包括在第二反相器INV2中的PMOS晶体管Pl至NMOS晶体管NI的源极端子的放电路径D来执行放电操作。
[0009]此外，半导体器件包括多个内部电压发生电路，用于基于从外部供应的电源电压VDD来产生用于内部操作所需的各种内部电压。内部电压发生电路可以被分成泵型和常规型。在泵型的情况下，内部电压发生电路经由电荷泵浦方法来产生电平高于电源电压VDD的电压(例如，升压电压VPP)电平低于接地电压的电压(例如，反相偏置电压VBB)。在常规型的情况下，内部电压发生电路经由压降转换方法来形成用于半导体器件并且具有低于电源电压VDD的电平的正电压，例如核心电压VCORE或位线预充电电压VBLP等。
[0010]图3是说明传统的内部电压发生电路的框图。图4是说明图3中所示的传统的内部电压发生电路的详细电路图。
[0011]参见图3，内部电压发生电路20包括参考电压发生单元21和内部电压发生单元23。参考电压发生单元21基于电源电压VDD来产生参考电压VREF。内部电压发生单元23是泵型，以产生与参考电压VREF相对应的升压电压VPP。
[0012]这里，参考电压发生单元21利用电源电压VDD来产生与升压电压VPP的目标电平相对应的参考电压VREF。
[0013]参见图4，内部电压发生单元23包括:内部电压检测器23A、振荡器23B以及泵23C。内部电压检测器23A将升压电压VPP与参考电压VREF进行比较，以产生泵浦使能信号EN。振荡器23B响应于泵浦使能信号EN而输出振荡信号0SC。泵23C响应于振荡信号OSC而产生升压电压VPP。这里，内部电压检测器23A在升压电压VPP低于参考电压VREF时激活泵浦使能信号EN，而在升压电压VPP高于或等于参考电压VREF时去激活泵浦使能信号EN。泵23C响应于振荡信号OSC而通过升高电源电压VDD来产生升压电压VPP。
[0014]然而，以上半导体器件会具有以下的问题。
[0015]图5是说明传统的半导体器件的异常操作的曲线图。
[0016]在下文中，将参照图1至图5来详细地描述该半导体器件的操作。
[0017]在电源电压VDD受EOS的影响而处于过电压状态时，图1中的保护电路10被使能以将电源电压VDD降低成正常电压状态。此时，在从过电压状态至正常电压状态的时段期间，图3中的内部电压发生电路20因电源电压VDD处于过电压状态而发生故障。
[0018]例如，如果参考电压VREF因电源电压VDD处于过电压状态而增大，则内部电压发生单元23会执行异常泵浦操作，且因而内部电压发生单元23增大升压电压VPP直到对应于处于过电压状态的电源电压VDD的目标电平。
[0019]如图5中所示，在受EOS的影响电源电压VDD处于过电压状态(参见实线)时，升压电压VPP变成异常状态(参见实线)。然后，在电源电压VDD通过保护电路返回至正常电压状态(参见虚线)时，升压电压VPP也变成正常状态(参见虚线)。此时，即使电源电压VDD从过电压状态返回至正常电压状态，参考电压VREF也不可以在期望的时间内返回至正常状态，而是保持在异常状态。即，为了返回至正常状态电源电压VDD和参考电压VREF之间会存在时间差，并且该时间差由参考电压发生单元21的性能确定。
[0020]因此，由于内部电压发生单元23的异常泵浦操作，所以电源电压VDD被过度地损耗。因此，内部电压发生单元23附近的电力线，即，用于供应电源电压VDD的电力线会被破坏。
【发明内容】
[0021]本发明的一个示例性实施例涉及一种半导体器件，所述半导体器件防止由于过度电性应力(EOS)而引起的内部电压发生电路的异常操作。
[0022]根据本发明的一个示例性实施例，一种半导体器件可以包括:外部电压检测单元，适用于检测外部电压的电压电平，以基于检测结果来输出外部电压检测信号；参考电压发生单元，适用于基于外部电压来产生参考电压；内部电压发生单元，响应于外部电压检测信号而被使能，适用于选择性地产生与参考电压相对应的电压作为内部电压；以及内部电压控制单元，适用于响应于外部电压检测信号而选择性地提供具有与内部电压相对应的目标电平的电压作为内部电压。
[0023]根据本发明的一个示例性实施例，一种半导体器件可以包括:外部电压检测单元，适用于检测外部电压的电压电平，以基于检测结果来输出外部电压检测信号；参考电压发生单元，适用于基于外部电压来产生参考电压；内部电压发生单元，适用于响应于外部电压检测信号而选择性地产生与参考电压相对应的电压作为内部电压；以及驱动单元，适用于响应于外部电压检测信号而将内部电压端子选择性地驱动至外部电压。
[0024]根据本发明的一个示例性实施例，一种半导体器件可以包括:外部电压检测单元，适用于检测处于过电压状态的外部电压，以基于检测结果来输出外部电压检测信号；参考电压发生单元，适用于基于外部电压来产生参考电压；内部电压检测单元，适用于比较内部电压与参考电压以产生泵浦使能信号；振荡单元，适用于响应于泵浦使能信号而输出振荡信号；振荡信号阻挡单元，适用于响应于外部电压检测信号而选择性地阻挡振荡信号的传送，以输出内部振荡信号；泵浦单元，适用于响应于从振荡信号阻挡单元输出的内部振荡信号而选择性地产生内部电压；以及驱动单元，适用于响应于外部电压检测信号而将内部电压端子选择性地驱动至外部电压。
【专利附图】
【附图说明】
[0025]图1是说明传统的保护电路的框图。
[0026]图2是说明图1中所示的过电压放电单元的详细电路图。
[0027]图3是传统的内部电压发生单元的框图。
[0028]图4是说明图3中所示的传统的内部电压发生单元的详细电路图。
[0029]图5是说明传统的半导体器件的异常操作的曲线图。
[0030]图6是说明根据本发明的一个示例性实施例的半导体器件的框图。
[0031]图7是图6中所示的过电压放电单元、内部电压发生单元以及内部电压保持单元的详细电路图。
[0032]图8是说明根据本发明的一个示例性实施例的半导体器件的操作的曲线图。
【具体实施方式】
[0033]下面将参照附图更详细地描述本发明的各种示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记直接对应于在本发明的不同附图和实施例中相同编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示一个部件经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
[0034]图6是说明根据本发明的一个示例性实施例的半导体器件的框图。
[0035]参见图6，半导体器件100包括:外部电压检测单元110、过电压放电单元120、参考电压发生单元130、内部电压发生单元140以及内部电压保持单元150。外部电压检测单元110检测从外部供应的电源电压VDD的电压电平，以基于检测结果来输出外部电压检测信号HVDD。过电压放电单元120响应于外部电压检测信号HVDD而将处于过电压状态的电源电压VDD放电。参考电压发生单元130基于电源电压VDD来产生参考电压VREF。内部电压发生单元140在响应于外部电压检测信号HVDD而被使能的同时产生与参考电压VREF相对应的升压电压VPP。内部电压保持单元150在与内部电压发生单元140相反响应于外部电压检测信号HVDD而被使能的同时将升压电压(VPP)端子保持在与升压电压VPP相对应的目标电平。
[0036]这里，外部电压检测单元110检测电源电压VDD的电压电平，并且在电源电压VDD超出范围而处于过电压状态时激活外部电压检测信号HVDD。电源电压VDD会由于过度电性应力(EOS)而处于过电压状态。供作参考，EOS是一种电击,诸如由于利用电源电压的器件的泄漏电流和电压而引起的异常过电流或过电压，并且会持续纳秒到毫秒发生。
[0037]过电压放电单元120用作用于保护内部电路免受EOS的保护电路，并且用于在外部电压检测信号HVDD被激活时通过放电操作来使电源电压VDD从过电压状态返回至正常电压状态。
[0038]参考电压发生单元130产生与升压电压VPP的目标电平相对应的参考电压VREF。此时，由于电源电压VDD处于过电压状态，所以参考电压发生单元130可以通过利用电源电压VDD作为源电压来产生具有异常状态的参考电压VREF。
[0039]内部电压发生单元140包括具有泵型的内部电压发生电路，以通过泵浦电源电压VDD来产生升压电压VPP。响应于外部电压检测信号HVDD，内部电压发生单元140在电源电压VDD处于正常电压状态时被使能，而在电源电压VDD处于过电压状态时被禁止。
[0040]当内部电压发生单元140响应于外部电压检测信号HVDD而被禁止时，内部电压保持单元150被使能以将升压电压(VPP)端子保持在与升压电压VPP相对应的目标电平。相反，当内部电压发生单元140响应于外部电压检测信号HVDD而被使能时，内部电压保持单元150被禁止。
[0041]图7是图6中所示的过电压放电单元120、内部电压发生单元140以及内部电压保持单元150的详细电路图。
[0042]参见图7，过电压放电单元120包括:第一反相器INV3、第二反相器INV4以及第一NMOS晶体管N2。第一反相器INV3将外部电压检测信号HVDD反相。第二反相器INV4将第一反相器INV3的输出信号反相并输出。第一 NMOS晶体管N2具有在电源电压(VDD)端子和接地电压(VSS)端子之间的漏极-源极路径、和与接地电压(VSS)端子耦接的栅极，并且接收第二反相器INV4的输出信号作为体偏置。因此，在电源电压VDD由于EOS变成处于过电压状态时，过电压放电单元120可以响应于外部电压检测信号HVDD而通过形成从被包括在第二反相器INV4中的PMOS晶体管P2至第一 NMOS晶体管N2的源极端子的放电路径D，来执行放电操作。
[0043]内部电压发生单元140包括:内部电压检测部141、振荡部143、振荡信号阻挡部145以及泵浦部147。内部电压检测部141将升压电压VPP与参考电压VREF进行比较，以产生泵浦使能信号EN。振荡部143响应于泵浦使能信号EN而输出振荡信号0SC。振荡信号阻挡部145响应于外部电压检测信号HVDD而选择性地阻挡振荡信号OSC的传送。泵浦部47响应于从振荡信号阻挡部145中输出的内部振荡信号OSCI而产生升压电压VPP。
[0044]这里，内部电压检测部141在升压电压VPP低于参考电压VREF时激活泵浦使能信号EN，而当升压电压VPP高于或等于参考电压VREF时去激活泵浦使能信号ΕΝ。振荡部143在泵浦使能信号EN被激活的同时输出振荡信号OSC。
[0045]振荡信号阻挡部145在外部电压检测信号HVDD被激活时阻挡振荡信号OSC的传送，而在外部电压检测信号HVDD被去激活时将振荡信号OSC传送至泵浦部147。在这个实施例中，振荡信号阻挡部145包括第三反相器INV5以及或非(NOR)门NORl。第三反相器INV5将振荡信号OSC反相。或非门NORl对外部电压检测信号HVDD和第三反相器INV5的输出执行或非运算，以输出内部振荡信号OSCI。
[0046]泵浦部147响应于内部振荡信号OSCI而通过升高电源电压VDD来产生升压电压VPP0在电源电压VDD处于过电压状态时，泵浦部147响应于被振荡信号阻挡部145阻挡的内部振荡信号OSCI而不执行升压操作。
[0047]此外，内部电压保持单元150包括驱动单元，其适用于响应于外部电压检测信号HVDD而用电源电压VDD来驱动升压电压(VPP)端子。例如，驱动单元可以包括第二 NMOS晶体管Ν3，第二 NMOS晶体管Ν3具有在电源电压(VDD)端子和升压电压(VPP)端子之间的漏极-源极路径、和接收外部电压检测信号HVDD的栅极。因此，当内部电压保持单元150被使能时，升压电压(VPP)端子保持在通过将电源电压VDD减去第二 NMOS晶体管Ν3的阈值电压Vth而获得的电压电平(VDD-Vth )。
[0048]图8是说明根据本发明的一个示例性实施例的半导体器件的操作的曲线图。
[0049]在下文中，参见图6至图8，详细地描述根据示例性实施例的半导体器件100的操作。
[0050]在解释图8之前，当电源电压VDD处于正常电压状态时，半导体器件100的操作如下。首先，外部电压检测单元110检测处于正常电压状态的电源电压VDD的电压电平，并且将外部电压检测信号HVDD去激活。因而，过电压放电单元120和内部电压保持单元150被禁止，而内部电压发生单元140被使能，以通过泵浦电源电压VDD来产生并保持与参考电压VREF相对应的升压电压VPP。
[0051]在图8中，描述了在电源电压VDD处于过电压状态时的半导体器件100的操作。
[0052]如图8中所示，当发生EOS时，电源电压VDD将处于正常状态。S卩，电源电压VDD超出范围而处于过电压状态(参见实线)。
[0053]此时，外部电压检测单元100检测处于过电压状态的电源电压VDD的电压电平，以基于检测结果来激活外部电压检测信号HVDD。例如，外部电压检测信号HVDD从逻辑低电平转变成逻辑高电平。
[0054]随后，内部电压发生单元140被禁止，而过电压放电单元120和内部电压保持单元150被使能。
[0055]具体地，过电压放电单元120在电源电压(VDD)端子和接地电压(VSS)端子之间形成放电路径，以将电源电压VDD从过电压状态放电至正常电压状态。因而，电源电压VDD从过电压状态返回至正常电压状态。
[0056]此时，内部电压保持单元150箝位处于过电压状态的电源电压VDD，以将箝位电源电压VDDC供应至升压电压(VPP)端子。S卩，内部电压保持单元150将升压电压(VPP)端子驱动至处于过电压状态的电源电压VDD，并且升压电压(VPP)端子被保持在一电压电平(VDD-Vth),即通过将电源电压VDD减去第二 NMOS晶体管Ν3的阈值电压Vth来获得的箝位电源电压VDDC。
[0057]此后，如果电源电压VDD从过电压状态(参见实线)返回至正常电压状态(参见虚线)，则外部电压检测单元I1检测处于正常电压状态的电源电压VDD的电压电平，以基于检测结果来去激活外部电压检测信号HVDD。例如，外部电压检测信号HVDD从逻辑高电平转变成逻辑低电平。因此，内部电压发生单元140被使能，而过电压放电单元120和内部电压保持单元150被禁止。
[0058]此外，在电源电压VDD处于过电压状态时，内部电压发生单元140中的振荡信号阻挡部145响应于外部电压检测信号HVDD的激活而阻挡从振荡部143输出的振荡信号OSC传送至泵浦部147。因此，即使参考电压VREF因处于过电压状态的电源电压VDD而增大、并且振荡信号OSC根据增大的参考电压VREF而从振荡部143连续地输出，泵浦部147的异常泵浦操作也可以由于振荡信号阻挡部145阻挡振荡信号OSC的传送而被防止。
[0059]结果，在电源电压由于EOS而处于过电压状态(B卩，异常状态)的情况下，过电压放电单元120执行放电操作，并且此时，内部电压发生单元140停止泵浦操作，由此将升压电压(VPP)端子保持在电压电平(VDD-Vth )，即箝位电源电压VDDC。
[0060]如上所述，根据示例性实施例的半导体器件可以阻挡由过度电性应力(EOS)引起的异常泵浦操作，以减小/最小化根据异常泵浦操作的电力线的电流损耗和恶化。
[0061]换言之，在发生EOS时，可以首先通过放电操作来保护半导体器件免受E0S，并且其次可以保护半导体器件免受由EOS引起的内部电压发生电路的异常操作。
[0062]尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
[0063]例如尽管已经对产生升压电压VPP的半导体器件进行了描述，但是本发明不限制于这种结构。在另一个实施例中，可以应用通过泵浦操作产生反相偏置电压VBB的半导体器件。
[0064]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0065]技术方案1.一种半导体器件，包括:
[0066]外部电压检测单元，所述外部电压检测单元适用于检测外部电压的电压电平，以基于检测结果来输出外部电压检测信号；
[0067]参考电压发生单元，所述参考电压发生单元适用于基于所述外部电压来产生参考电压；
[0068]内部电压发生单元，所述内部电压发生单元响应于所述外部电压检测信号而被使能，适用于选择性地产生与所述参考电压相对应的电压作为内部电压；以及
[0069]内部电压控制单元，所述内部电压控制单元适用于:响应于所述外部电压检测信号，选择性地提供具有与所述内部电压相对应的目标电平的电压作为所述内部电压。
[0070]技术方案2.如技术方案I所述的半导体器件，其中，与所述内部电压相对应的所述目标电平包括处于过电压状态的所述外部电压被箝位的电压。
[0071]技术方案3.如技术方案I所述的半导体器件，其中，所述内部电压发生单元包括泵型的电路。
[0072]技术方案4.如技术方案I所述的半导体器件，还包括:
[0073]过电压放电单元，所述过电压放电单元适用于响应于所述外部电压检测信号而将处于过电压状态的所述外部电压放电。
[0074]技术方案5.如技术方案I所述的半导体器件，其中，所述内部电压发生单元适用于:在所述外部电压检测信号具有表示所述外部电压具有正常电压的值时被使能，并且产生与所述参考电压相对应的电压作为所述内部电压。
[0075]技术方案6.如技术方案I所述的半导体器件，其中，所述内部电压控制单元适用于:在所述外部电压检测信号具有表示所述外部电压处于所述过电压状态的值时而被使能，并且提供具有与所述内部电压相对应的所述目标电平的电压作为所述内部电压。
[0076]技术方案7.—种半导体器件,包括:
[0077]外部电压检测单元，所述外部电压检测单元适用于检测外部电压的电压电平，以基于检测结果来输出外部电压检测信号；
[0078]参考电压发生单元，所述参考电压发生单元适用于基于所述外部电压来产生参考电压；
[0079]内部电压发生单元，所述内部电压发生单元适用于响应于所述外部电压检测信号而选择性地产生与所述参考电压相对应的电压作为内部电压；以及
[0080]驱动单元，所述驱动单元适用于响应于所述外部电压检测信号而将内部电压端子选择性地驱动至所述外部电压。
[0081]技术方案8.如技术方案7所述的半导体器件，其中，所述内部电压发生单元包括泵型的电路。
[0082]技术方案9.如技术方案7所述的半导体器件，还包括:
[0083]过电压放电单元，所述过电压放电单元适用于基于所述外部电压检测单元的检测结果来使处于所述过电压状态的所述外部电压放电。
[0084]技术方案10.如技术方案7所述的半导体器件，其中，所述内部电压发生单元适用于:在所述外部电压检测信号具有表示所述外部电压具有正常电压的值时而被使能，并且产生与所述参考电压相对应的电压作为所述内部电压。
[0085]技术方案11.如技术方案7所述的半导体器件，其中，所述驱动单元适用于:在所述外部电压检测信号具有表示所述外部电压处于所述过电压状态的值时而被使能，并且将所述内部电压端子驱动至所述外部电压。
[0086]技术方案12.—种半导体器件,包括:
[0087]外部电压检测单元，所述外部电压检测单元适用于检测处于过电压状态的外部电压，以基于检测结果来输出外部电压检测信号；
[0088]参考电压发生单元，所述参考电压发生单元适用于基于所述外部电压来产生参考电压；
[0089]内部电压检测单元，所述内部电压检测单元适用于将内部电压与所述参考电压进行比较以产生泵浦使能信号；
[0090]振荡单元，所述振荡单元适用于响应于所述泵浦使能信号而输出振荡信号；
[0091]振荡信号阻挡单元，所述振荡信号阻挡单元适用于:响应于所述外部电压检测信号而选择性地阻挡所述振荡信号的传送，以输出内部振荡信号；
[0092]泵浦单元，所述泵浦单元适用于响应于从所述振荡信号阻挡单元输出的所述内部振荡信号而选择性地产生所述内部电压；以及
[0093]驱动单元，所述驱动单元适用于响应于所述外部电压检测信号而将内部电压端子选择性地驱动至所述外部电压。
[0094]技术方案13.如技术方案12所述的半导体器件，其中，所述驱动单元在所述外部电压处于所述过电压状态时被使能，并且所述内部电压端子被保持在通过将所述外部电压减去所述驱动单元的阈值电压来获得的电压电平。
[0095]技术方案14.如技术方案12所述的半导体器件，还包括:
[0096]过电压放电单元，所述过电压放电单元适用于响应于所述外部电压检测信号而使处于所述过电压状态的所述外部电压放电。
[0097]技术方案15.如技术方案12所述的半导体器件，其中，所述泵浦单元适用于:在所述内部振荡信号具有表示所述外部电压具有正常电压的值时，产生与所述参考电压相对应的电压作为所述内部电压。
[0098]技术方案16.如技术方案12所述的半导体器件，其中，所述驱动单元适用于:在所述外部电压检测信号具有表示所述外部电压处于所述过电压状态的值时被使能，并且将所述内部电压端子驱动至所述外部电压。
【权利要求】
1.一种半导体器件,包括: 外部电压检测单元，所述外部电压检测单元适用于检测外部电压的电压电平，以基于检测结果来输出外部电压检测信号； 参考电压发生单元，所述参考电压发生单元适用于基于所述外部电压来产生参考电压； 内部电压发生单元，所述内部电压发生单元响应于所述外部电压检测信号而被使能，适用于选择性地产生与所述参考电压相对应的电压作为内部电压；以及 内部电压控制单元，所述内部电压控制单元适用于:响应于所述外部电压检测信号，选择性地提供具有与所述内部电压相对应的目标电平的电压作为所述内部电压。
2.如权利要求1所述的半导体器件，其中，与所述内部电压相对应的所述目标电平包括处于过电压状态的所述外部电压被箝位的电压。
3.如权利要求1所述的半导体器件，其中，所述内部电压发生单元包括泵型的电路。
4.如权利要求1所述的半导体器件，还包括: 过电压放电单元，所述过电压放电单元适用于响应于所述外部电压检测信号而将处于过电压状态的所述外部电压放电。
5.如权利要求1所述的半导体器件，其中，所述内部电压发生单元适用于:在所述外部电压检测信号具有表示所述外部电压具有正常电压的值时被使能，并且产生与所述参考电压相对应的电压作为所述内部电压。
6.如权利要求1所述的半导体器件，其中，所述内部电压控制单元适用于:在所述外部电压检测信号具有表示所述外部电压处于所述过电压状态的值时而被使能，并且提供具有与所述内部电压相对应的所述目标电平的电压作为所述内部电压。
7.—种半导体器件,包括: 外部电压检测单元，所述外部电压检测单元适用于检测外部电压的电压电平，以基于检测结果来输出外部电压检测信号； 参考电压发生单元，所述参考电压发生单元适用于基于所述外部电压来产生参考电压； 内部电压发生单元，所述内部电压发生单元适用于响应于所述外部电压检测信号而选择性地产生与所述参考电压相对应的电压作为内部电压；以及 驱动单元，所述驱动单元适用于响应于所述外部电压检测信号而将内部电压端子选择性地驱动至所述外部电压。
8.如权利要求7所述的半导体器件，其中，所述内部电压发生单元包括泵型的电路。
9.如权利要求7所述的半导体器件，还包括: 过电压放电单元，所述过电压放电单元适用于基于所述外部电压检测单元的检测结果来使处于所述过电压状态的所述外部电压放电。
10.如权利要求7所述的半导体器件，其中，所述内部电压发生单元适用于:在所述外部电压检测信号具有表示所述外部电压具有正常电压的值时而被使能，并且产生与所述参考电压相对应的电压作为所述内部电压。
【文档编号】H02M1/00GK104242606SQ201410008814
【公开日】2014年12月24日 申请日期:2014年1月8日 优先权日:2013年6月21日
【发明者】金锺焕 申请人:爱思开海力士有限公司