一种电压倍增电路的制作方法

本发明涉及集成电路技术领域，特别是涉及一种电压倍增电路。

背景技术：

在电源管理电路及一些低电压应用环境中，为了减少电路的成本和功耗，一般电源电压都比较低，但有时电路在有些情况下需要较高的电压才能达到一定的性能，因此，常常需要在一个较低的电源电压环境下产生一个高于电源电压且两倍于输入参考电压的电压，这常常需要集成电路设计者设计电压倍增电路。

目前电压倍增电路在电荷泵电路中广泛使用，其可以提高电荷泵的性能，而电荷泵电路在集成电路设计中至关重要，因此，如何在一个较低的电源电压环境下产生一个高于电源电压且两倍于输入参考电压的电压，是当今业内人士急需家解决的技术问题。

图1为现有技术的电压倍增电路的电路示意图。如图1所示，节点A(时钟信号)连接至反相器INV1输入端、NMOS管M1栅极以及PMOS管M3栅极，NMOS管M1源极接地gnd1，NMOS管M1漏极与PMOS管M3源极、PMOS管M2栅极以及滤波电容C0之一端相连组成节点B，PMOS管M3漏极(由于MOS管在结构上源漏是对称的，因此漏极和源极是相对的，通常NMOS接低电平的定义为源极，而PMOS接高电平的定义为源极，但本发明的描述基于电路拓扑)及衬底与PMOS管M2源极及衬底相连组成节点VDDx2，PMOS管M2漏极接电源Vdd1，PM1为MOS电容，其连接在反相器输出CCS和节点VDDx2间，反相器INV1供电电压为Vdd1，参考地为gnd1，滤波电容C0之另一端接地gnd1。

当A为高时，NMOS管M1导通、PMOS管M3截止，反相器INV1输出低电平即节点CCS(MOS电容下极板)为低电平，节点B即PMOS管M2栅极电压降低，当PMOS管M2栅极电压低于源极电压Vdd1一个阈值电压时，PMOS管M2导通，电源电压Vdd1经导通的PMOS管M2向MOS电容PM1充电至较高电压如接近Vdd1；当A变为低时，NMOS管M1截止、PMOS管M3导通，反相器INV1输出高电平即节点CCS(MOS电容PM1下极板)为高电平，由于电容电压差不能突变，因此MOS电容PM1上极板电压将增加一个高电平电压值(通常高电平电压值接近Vdd1)即节点VDDx2(MOS电容PM1上极板)提高一个高电平电压值至接近2Vdd1，节点VDDx2通过导通的PMOS管M3向节点B充电，节点B即PMOS管M2栅极电压逐渐升高至节点VDDx2电压(接近2Vdd1)，PMOS管M2迅速截止。

从上述分析得知，由于节点B电压是通过PMOS管M3充电提高的，其提高需要时间，因此存在节点B即PMOS管M2栅极电压低于节点VDDx2电压的时候，若差值达到PMOS管M2阈值电压，则PMOS管M2将导通，从而PMOS管M2源极电压即节点VDDx2电压将经过PMOS管M2向电源泄露，从而使得节点VDDx2电压降低，最终使输出节点B的电压相应降低，该电压倍增电路的倍增效果不佳，因此，实有必要提出一种电压倍增电路，以改进电压倍增的效果。

技术实现要素：

为克服上述现有技术存在的不足，本发明之目的在于提供一种电压倍增电路，其通过于原有的电压倍增电路增加一隔离电路以减弱充电电容与高压充放电电路之间的高压节点VDDx21向电源Vdd1漏电，改进了电压倍增电路的倍增效果，提高相应的电荷泵的性能。

为达上述及其它目的，本发明提出一种电压倍增电路，包括反相器、充电电容、低压充电电路、高压充放电电路，该电压倍增电路还包括一隔离电路，所述隔离电路一端接电源，另一端接充电电容与所述低压充电电路、高压充放电电路之间的节点(VDDx21)，以减弱所述充电电容与所述低压充电电路、高压充放电电路之间的高压节点(VDDx21)向电源漏电。

进一步地，该隔离电路包括一第七PMOS管，所述第七PMOS管源极接该低压充电电路，所述第七PMOS管漏极接该电源，所述第七PMOS管衬底接所述充电电容与所述高压充放电电路之间的高压节点，所述第七PMOS管栅极接所述反相器的输出节点。

进一步地，所述高压充放电电路包括第四NMOS管及第六PMOS管，所述第四NMOS管栅极与所述第六PMOS管栅极接时钟信号，所述第四NMOS管源极接地，所述第四NMOS管漏极与所述第六PMOS管源极、该低压充电电路相连组成节点B1。

进一步地，该高压充放点电路还包括一滤波电容，该滤波电容一端接该节点B1，另一端接地。

进一步地，该低压充电电路包括一第五PMOS管，所述第五PMOS管栅极接该节点B1，所述第五PMOS管漏极接所述第七PMOS管源极，所述第六PMOS管漏极及衬底与所述第五PMOS管源极及衬底相连组成节点(VDDx21)，所述第五PMOS管漏极接所述第七PMOS管源极。

进一步地，所述充电电容连接在所述反相器与所述节点(VDDx21)之间。

进一步地，所述充电电容为PMOS管形式的MOS型电容。

进一步地，所述MOS型电容栅极接所述反相器的输出端，其源、漏、衬底相接与所述节点(VDDx21)相连。

进一步地，所述反相器采用由PMOS管和NMOS管组成的反相器。

进一步地，所述反相器输入端接该时钟信号。

与现有技术相比，本发明一种电压倍增电路通过于原有的电压倍增电路增加一隔离电路以减弱充电电容与高压充放电电路之间的高压节点VDDx21向电源Vdd1漏电，改进了电压倍增电路的倍增效果，提高相应的电荷泵的性能。

附图说明

图1为现有技术的电压倍增电路的电路示意图；

图2为本发明一种电压倍增电路的电路示意图；

图3为现有技术和本发明的仿真对比示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种电压倍增电路的电路示意图。如图2所示，本发明一种电压倍增电路，包括：反相器INV2、充电电容PM2、低压充电电路201、高压充放电电路202以及隔离电路203。

其中，低压充电电路201，连接充电电容PM2以及隔离电路203，用于在充电电容PM2上建立电源Vdd1的电压差，在本发明较佳实施例中，低压充电电路201包括PMOS管M5；高压充放电电路202，用于将充电电容与高压充放电电路之间的高压节点VDDx21的高压向输出节点B1传输，在本发明较佳实施例中，高压充放电电路202包括NMOS管M4及PMOS管M6；隔离电路203，用于减弱充电电容与高压充放电电路之间的高压节点VDDx21向电源Vdd1漏电，在本发明较佳实施例中，隔离电路203包括PMOS管M7；反相器INV2连接该充电电容PM2，用于迅速改变MOS电容下极板电压从而迅速提高MOS电容上极板电压

具体地说，节点A(时钟信号)连接至反相器INV2输入端、NMOS管M4栅极以及PMOS管M6栅极，NMOS管M4源极接地gnd1，NMOS管M4漏极与PMOS管M6源极、PMOS管M5栅极以及滤波电容C1之一端相连组成节点B1，PMOS管M6漏极(由于MOS管在结构上源漏是对称的，因此漏极和源极是相对的，通常NMOS接低电平的定义为源极，而PMOS接高电平的定义为源极，但本处描述基于电路拓扑)及衬底与PMOS管M5源极及衬底相连组成节点VDDx21，PMOS管M5漏极接PMOS管M7源极，PMOS管M7漏极接电源Vdd1，PMOS管M7衬底接节点VDDx21，PMOS管M7栅极接反相器INV2输出节点CCS1，PM2为MOS电容，其连接在反相器输出CCS1和节点VDDx21间，反相器INV2供电电压为Vdd1，参考地为gnd1，滤波电容C1之另一端接地gnd1。

在本发明具体实施例中，反相器INV2采用I40类型的由PMOS管和NMOS管组成的反相器，其中PMOS管宽Wp＝30um、长度Lp＝lpx(由外部设定)，NMOS管宽Wn＝15um、长度Ln＝lnx(由外部设定)；PM2属于模型名为“pch”的PCH(P沟道)类型的PMOS管形式的MOS电容，宽w＝10um、长l＝10um，叉指数fingers为1，重复数m为2；NMOS管M4属于模型名为“nchh”的NCHH类型(高压N沟道管)的NMOS管，宽w＝30um、长l＝700nm，叉指数fingers为1，重复数m为1；PMOS管M6属于模型名为“pchh”的PCHH类型高压P沟道管的PMOS管，宽w＝30um、长l＝700nm，叉指数fingers为1，重复数m为1；PMOS管M5属于模型名为“pch”的PCH(P沟道)类型的PMOS管，宽w＝5um、长l＝130nm，叉指数fingers为1，重复数m为1；PMOS管M7属于模型名为“pch”的PCH(P沟道)类型的PMOS管，宽w＝5um、长l＝130nm，叉指数fingers为1，重复数m为1；C1为300.0fF的电容。

当A为高时，NMOS管M4导通、PMOS管M6截止，反相器INV2输出低电平即节点CCS1(MOS电容PM2下极板)为低电平，PMOS管M7导通，PMOS管M7源极电压即PMOS管M5，漏极电压迅速升高至较高电压如接近Vdd1，同时节点B1即PMOS管M5栅极电压降低，当PMOS管M5栅极电压低于源极电压(接近Vdd1)一个阈值电压时，PMOS管M5导通，电源电压Vdd1经导通的MOS管M7、PMOS管M5向MOS电容PM2充电至较高电压如接近Vdd1；当A变为低时，NMOS管M4截止、PMOS管M6导通，反相器INV2输出高电平即节点CCS1(MOS电容PM2下极板)为高电平，PMOS管M7截止，由于电容电压差不能突变，因此MOS电容PM2上极板电压将增加一个高电平电压值(通常高电平电压值接近Vdd1)即节点VDDx21(MOS电容PM2上极板)提高一个高电平电压值至接近2Vdd1，节点VDDx21通过导通的PMOS管M6向节点B1充电，节点B1即PMOS管M2栅极电压逐渐升高至节点VDDx21电压(接近2Vdd1)。

由于PMOS管M7、M5级联，在节点B1电压较低时，节点VDDx21是通过级联的PMOS管M7、M5漏电的，其漏电较慢，从而有更多的能量将节点B1电压更快提高，使得PMOS管M2更快截止，最终使得节点B1即倍增电压更高。

图3为现有技术和本发明的仿真对比示意图，输入节点A电压为v(a)，现有技术节点B输出电压为v(b)，本发明节点B1输出电压为v(b1)，分别在ff(fast NMOS fast PMOS)、ss(slow NMOS slow PMOS)、tt(typical NMOS typical PMOS)三种工艺角(corner)下对比，当v(a)为高时，输出v(b)、v(b1)都为低，当v(a)为低时，现有技术输出v(b)在ff(fast NMOS fast PMOS)、ss(slow NMOS slow PMOS)、tt(typical NMOS typical PMOS)三种工艺角(corner)下输出依次为2.74V、2.03V、2.38V，而本发明v(b1)在ff(fast NMOS fast PMOS)、ss(slow NMOS slow PMOS)、tt(typical NMOS typical PMOS)三种工艺角(corner)下输出依次为2.89V、2.18V、2.53V，在ff(fast NMOS fast PMOS)、ss(slow NMOS slow PMOS)、tt(typical NMOS typical PMOS)三种工艺角本发明较现有技术输出各提高0.15V、0.15V、0.15V，电压倍增效果改进明显。

综上所述，本发明一种电压倍增电路通过于原有的电压倍增电路增加一隔离电路以减弱充电电容与高压充放电电路之间的高压节点VDDx21向电源Vdd1漏电，改进了电压倍增电路的倍增效果，提高相应的电荷泵的性能。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。