1.一种高可靠高压大电流机电伺服驱动器，其特征在于：包括叠层母排、支撑电容、吸收电容、IGBT及其驱动电路；
IGBT及其驱动电路为N组，每组IGBT及其驱动电路包括IGBT驱动电路、IGBT；每个IGBT的门极连接IGBT驱动电路的输出端OUT，每两个IGBT组成一个半桥模块，一个半桥模块中的两个IGBT分别记为第一IGBT和第二IGBT，第一IGBT的发射级和第二IGBT的集电极相连，记为U相，同时连接外部三相驱动电机绕组的一相；同理，其它两个半桥模块的分别连接外部三相驱动电机绕组的另外两相，记为V相和W相；
叠层母排的底侧设有三组端子，记为内部端子，内部端子分为正端和负端，内部端子的正端和负端分别与IGBT的正、负端子连接；叠层母排上侧引出两个端子，记为外接端子，分别为正端子和负端子，正端子通过叠层母排与每组内部端子的正端相连，负端子通过叠层母排与每组内部端子的负端相连；外接端子用于与外部连接器相连；叠层母排上布置安装支撑电容和吸收电容；
第一IGBT的集电极连接叠层母排的内部端子的正端，第二IGBT的集电极连接叠层母排的内部端子的负端，每个半桥模块对应一个吸收电容，该吸收电容并联在对应的半桥模块的第一IGBT的集电极和第二IGBT的发射极之间；
叠层母排的三组内部端子的正端连接在一起，叠层母排的三组内部端子的负端连接在一起，使每个半桥模块的第一IGBT的集电极通过叠层母排连接，并使每个半桥模块的第二IGBT的发射极通过叠层母排连接；
支撑电容为两个，每个支撑电容均并联在叠层母排的三组内部端子的正端和负端之间；
IGBT驱动电路包括：FPGA、晶振、比较器A1、放大器A2、功率放大模块、放大器A3、NMOS管M1、NMOS管M2、电阻R、NMOS管M3、电容C、齐纳二极管ZD、受控电流源1、受控电流源2、电源管理模块；
FPGA包括一个与门、逻辑处理模块和检测控制模块；
与门的一个输入连接控制信号IN_PWM，晶振给FPGA提供时钟，逻辑处理电路的输入连接与门的输出，逻辑处理模块能够输出两路信号，其中第一路信号与输入信号电平相同；逻辑处理模块的两路输出分别作为功率放大模块的两路输入，功率放大模块对两路输入的信号进行功率放大后，输出两路放大后的信号，其中第一路送至NMOS管M1的栅极，第二路送至NMOS管M2的栅极；NMOS管M1的漏极连接外部+15V电源，NMOS管M2的源极连接外部-8V电源，NMOS管M1的源极和NMOS管M2的漏级相连，作为IGBT驱动电路的输出端OUT，电阻R并联在NMOS管M2的漏级和源极之间；
FPGA的检测控制模块的一个输出连接电源管理模块，为电源管理模块提供选择指令信号；
检测控制模块的一个输入连接控制信号IN_PWM，检测控制模块的另一个输出连接放大器A2的输入，放大器A2的输出连接NMOS管M3的栅极，检测控制模块的输出选择指令信号连接至电源管理模块的输入，电源管理模块的一个输出连接到受控电流源1的输入，另一个输出连接到受控电流源2的输入，受控电流源1的输出和受控电流源2的输出连接到NMOS管M3的漏级和比较器A1的正输入端，NMOS管M3的源级接地，电容C并联在NMOS管M3的漏级和源级之间，齐纳二极管ZD的正极连接NMOS管M3的源级，齐纳二极管ZD的负极连接NMOS管M3的漏级；比较器A1的负输入端连接外部+7V电源，NMOS管M3的漏级还连接功率放大器A3的输入，功率放大器A3的输出连接到IGBT驱动电路的输出端OUT，比较器A1的输出连接与门的另一个输入端和检测控制模块的另一个输入。
2.根据权利要求1所述的一种高可靠高压大电流机电伺服驱动器，其特征在于：所述输出端OUT为IGBT提供驱动信号。
3.根据权利要求1所述的一种高可靠高压大电流机电伺服驱动器，其特征在于：所述当FPGA的检测控制模块检测到IN_PWM输入高电平时，发出控制信号经过放大器A2放大送至NMOS管M3的栅极，使NMOS管M3开通，对电容C进行放电，放电时间在FPGA中设定，确保电容完全放电，然后FPGA的检测控制模块发出关断信号，经过放大器A2放大后送至NMOS管M3的栅极，使NMOS管M3关断，同时FPGA的检测控制模块发出选择指令信号给电源管理模块，电源管理模块输出控制受控电流源1提供恒流源为电容C进行充电，当电容C上的电压超过7V后，比较器A1输出电平的变化被FPGA的检测控制模块检测到后，FPGA的检测控制模块向电源管理模块重新发出选择指令信号，电源管理模块输出信号切断受控电流源1的输出，并开启受控电流源2的输出，受控电流源2的电流比受控电流源1的输出电流大，将电容C的电压充至齐纳二极管的稳压值，在开启受控电流源2的输出后，经过设定的确保电容C充至稳压值的时间后，FPGA的逻辑处理模块发出驱动信号经过功率放大模块放大后送至NMOS管M1的栅极，将NMOS管M1打开，并将NMOS管M2关断，OUT输出高电平+15V，驱动IGBT打开；
从所述NMOS管M3开通的同时FPGA利用晶振提供的时钟开始进行计时，到所述开启受控电流源2的输出后电容C充至稳压值后停止计时，记该时间为t；
当IN_PWM输入低电平给FPGA的与门后，与门输出给逻辑处理模块的输入，逻辑处理模块输出经过功率放大模块放大后输出的第一路放大后的信号送至NMOS管M1的栅极，关断NMOS管M1，此时OUT输出由+15V降落到齐纳二极管ZD上的稳压值，即中间电平，同时FPGA通过晶振开始计时，经过t时间的中间电平保持后，FPGA的逻辑处理模块输出高电平，经过功率放大模块放大后输出的第二路放大后的信号送至NMOS管M2的栅极，开通NMOS管M2，将OUT输出拉低到-8V，完成了一个开通关断周期；
每组IGBT及其驱动电路输入的控制信号IN_PWM的电平及占空比不同，使每组IGBT及其驱动电路的输出端OUT输出的控制信号不同，三个半桥电路的U相、V相和W相形成三相交流电，能够驱动外部电机运转。
4.根据权利要求1所述的一种高可靠高压大电流机电伺服驱动器，其特征在于：还包括一个航空插座，外部端子与航空插座的接触件相连，将外部端子套入接触件，通过螺母固定，完成驱动器内叠层母排与航空插座的电气连接。
5.根据权利要求1所述的一种高可靠高压大电流机电伺服驱动器，其特征在于：所述叠层母排的截面为L型，支撑电容排布在母排的拐角，吸收电容布置紧邻支撑电容，叠层母排上设有裸露铜排，裸露铜排上设有通孔，支撑电容通过裸露铜排上的通孔与叠层母排固定，吸收电容通过自身端子与IGBT正负端子固定，组成支撑电容、吸收电容和叠层母排的整体式母线回路结构。
6.根据权利要求1所述的一种高可靠高压大电流机电伺服驱动器，其特征在于：所述N为6。