本实用新型涉及高压集成电路领域，特别涉及一种带静电防护功能的电路、高压集成电路以及空调器。
背景技术：
：高压集成电路是一种带有欠压保护、逻辑控制等功能的栅极驱动电路，它将电力电子与半导体技术结合，逐渐取代传统的分立元件，越来越多地被应用在IGBT、大功率MOSFET的驱动领域。静电放电(ESD)现象是引起集成电路产品失效的最主要的可靠性问题之一。有关研究调查表明，集成电路失效产品的30％都是由于遭受静电放电现象所引起的。在集成电路芯片的制造、封装、测试、运输等过程中，都会出现不同程度的静电放电事件。在集成电路放电时会产生数百甚至数千伏的等效高压，这会击穿集成电路中输入级的栅氧化层，使集成电路受到损伤。特别是随着集成电路中晶体管尺寸的按比例缩小，输入级的栅氧化层厚度越来越薄，更加容易受到外部静电电荷的影响而损坏。因此，改善集成电路对静电放电防护的可靠性，是在高压集成电路设计时必须考虑的重要环节。当前大部分高压静电防护器件难以满足功率芯片对高压静电防护方案的诸多要求：如既要有高于工作电压的维持电压，又要有尽量低于栅氧击穿电压的触发电压，同时还要能通过ESD防护的相应标准。由于许多功率集成电路常工作在比较“恶劣”的环境下(如高电压、大电流、强电磁干扰、频繁插拔及高低温工作环境等)，使它们的静电防护设计需要考虑更多因素。目前主流的高压集成电路芯片内静电防护结构如图1所示，其中VH1、VH2为高压端，VL1、VL2为低压端。该防护结构包括输入端的普通二极管。其保护机理为简单的输入输出二极管保护，该电路结构抗冲击能力有限，无法满足现有高压集成电路对静电防护的要求，且占用较大的芯片面积。技术实现要素：本实用新型的主要目的是提出一种带静电防护功能的电路、高压集成电路以及空调器，旨在提高高压集成电路对静电的防护能力。为实现上述目的，本实用新型提出的一种带静电防护功能的电路，所述带静电防护功能的电路包括输入端、电源端、接地端，以及输出端；待防护电路，所述待防护电路具有信号输入端、信号输出端，所述信号输入端与所述输入端连接；泄放电路，包括第一泄放管和第二泄放管；所述第一泄放管串联于所述电源端和所述信号输入端之间，所述第二泄放管串联于所述信号输入端和所述接地端之间；所述第一泄放管与所述第二泄放管共同形成所述电源端与接地端之间的泄放通道，所述第二泄放管形成所述输入端与所述接地端之间的泄放通道；钳位电路，连接于所述信号输入端和所述接地端之间，且位于所述泄放电路的后级，所述钳位电路用于在静电发生时，钳位所述信号输入端的电压。优选地，所述第一泄放管为PMOS管，所述PMOS管的门极与所述电源端连接，所述PMOS管的漏极与所述电源端连接，所述PMOS管的源极与所述信号输入端，以及与所述输入端互连。优选地，所述第二泄放管为NMOS；所述NMOS管的门极与所述接地端连接，所述NMOS管的漏极与所述信号输入端，以及所述输入端互连，所述NMOS管的源极与所述接地端连接。优选地，所述第一泄放管和/或第二泄放管多个，且多个所述第一泄放管的导通方向相同和/或多个所述第二泄放管的导通方向相同。优选地，所述钳位电路包括NMOS管，所述NMOS管的门极与所述接地端连接，所述NMOS管的漏极与所述信号输入端连接，所述NMOS管的源极与所述接地端连接。优选地，所述钳位电路包括第一二极管，所述第一二极管的阳极与所述接地端连接，所述第一二极管的阴极与所述信号输入端连接。优选地，所述带静电防护功能的电路的输入端和所述信号输入端之间串联有至少一限流电阻，且所述限流电阻位于所述泄放电路和所述钳位电路之间。优选地，所述带静电防护功能的电路还有输出防护电路，所述输出防护电路包括第二二极管、第三二极管、第一反向器、第二反相器；所述第一反向器的输入端与待防护电路的信号输出端连接，所述第一反向器的输出端与第二反相器的输入端连接；所述第二反向器的输出端与第二二极管的阳极、第三二极管的阴极互连，且所述第二反向器的输出端为所述带静电防护功能的电路的输出端；所述第二二极管的阴极与所述电源端连接，所述第三二极管的阳极与所述接地端连接。本实用新型还提出一种高压集成电路，包括至少一个所述的带静电防护功能的电路。本实用新型还提出一种空调器，包括所述的带静电防护功能的电路，或所述的高压集成电路。本实用新型技术方案通过合理设计第一泄放管、第二泄放管以及钳位元件的连接结构，以形成电源端-接地端之间、以及输入端-地之间的泄放通道，从而在静电发生时，通过所述泄放通道对静电电流进行泄放，避免了静电对待防护电路的冲击，降低待防护电路发生LATCH-UP(闩锁效应)现象的可能性，提高了整体电路的静电防护能力。进一步地，相对于现有技术，本方案使用MOS管搭建泄放电路和钳位电路，大大减小了静电防护电路的体积，从而有利于所述静电防护电路应用于集成电路中，不会增加集成电路的面积，有利于降低集成电路的成本。附图说明为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为现有技术中，带静电防护功能的电路的结构示意图；图2为本实用新型的带静电防护功能的电路的结构示意图。附图标号说明：标号名称标号名称10待防护电路OUTPUT信号输出端20泄放电路VCC电源端30钳位电路Q1第一泄放管40输出防护电路Q2第二泄放管VIN输入端Q3钳位MOS管VOUT输出端D2第二二极管INPUT信号输入端D3第三二极管本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。本实用新型提出一种带静电防护功能的电路以及高压集成电路，所述带静电防护功能的电路可以是由分立元件所构成的电路，也可以是集成电路(芯片)；在此不做具体限定。请参阅图2，所述带静电防护功能的电路包括待防护电路10以及用于保护该待防护电路10免受静电冲击的静电防护电路。所述待防护电路10可以为功能性电路，例如斯密特电路；当所述带静电防护功能的电路应用于高压集成电路中时，所述待防护电路10单元通常包括具有欠压保护、逻辑控制等功能的栅极驱动电路。本方案中的静电防护电路包括泄放电路20和钳位电路30。具体地，所述带静电防护功能的电路包括输入端VIN、电源端VCC、接地端，以及输出端VOUT；所述待防护电路10具有信号输入端INPUT、信号输出端OUTPUT，所述信号输入端INPUT与所述带静电防护功能的电路的输入端VIN连接；所述泄放电路20包括第一泄放管Q1和第二泄放管Q2；所述第一泄放管Q1串联于所述电源端VCC和信号输入端INPUT之间，所述第二泄放管Q2串联于所述信号输入端INPUT和接地端之间；所述第一泄放管Q1与第二泄放管Q2共同形成电源端VCC与接地端之间的泄放通道，所述第二泄放管Q2为输入端VIN与接地端之间提供泄放通道；所述钳位电路30，连接于信号输入端INPUT和接地端之间，且位于所述泄放电路20的后级，所述钳位电路30用于在静电发生时，钳位信号输入端INPUT的电压。本实用新型技术方案通过合理设计第一泄放管Q1、第二泄放管Q2以及钳位元件的连接结构，以形成电源端VCC-接地端之间、以及输入端VIN-地之间的泄放通道，从而在静电发生时，通过所述泄放通道对静电电流进行泄放，避免了静电对待防护电路10的冲击，降低待防护电路10发生LATCH-UP(闩锁效应)现象的可能性，提高了整体电路的静电防护能力。进一步地，相对于现有技术，本方案使用MOS管搭建泄放电路20和钳位电路30，大大减小了静电防护电路的体积，从而有利于所述静电防护电路应用于集成电路中，不会增加集成电路的面积，有利于降低集成电路的成本。所述第一泄放管Q1和所述第二泄放管Q2可以为二极管、三极管、MOS管或者是可控硅，当所述电源端VCC发生静电时，突然增大的电压/电流使得所述第一泄放元件导通。当输入端VIN发生静电时，突然增大的电压/电流使得所述第二泄放管Q2导通。当本领域技术人员可以理解的是，当第一泄放管Q1和所述第二泄放管Q2为上述不同的器件时，电路连接方式有所不同。由于MOS管与CMOS工艺兼容性好，便于大量使用在集成电路中，因此，本方案中采用MOS管构造电路。所述第一泄放管Q1优选为PMOS管，所述PMOS管的门极与所述电源端VCC连接，所述PMOS管的漏极与所述电源端VCC连接，所述PMOS管的源极与所述信号输入端INPUT，以及与所述带静电防护功能的电路的输入端VIN互连。进一步地，所述第二泄放管Q2优选为为NMOS；所述NMOS管的门极与接地端连接，所述NMOS管的漏极与所述信号输入端INPUT，以及所述带静电防护功能的电路的输入端VIN互连，所述NMOS管的源极与所述接地端连接。本方案中，是利用了MOS管内的寄生三极管实现了对静电电流的泄放。本领域技术人员可以理解的是，于NMOS管，其漏极和P型衬底之间横向集成N-P-N晶体管，这个寄生的晶体管在开启时能吸收大量的电流，因此利用这一现象可以在较小面积内设计出较高的静电耐压值的保护电路。在正常工作情况下，该寄生晶极管不导通，当静电发生时，NMOS管漏极和衬底的耗尽区将发生雪崩，并伴随着空穴电子对的产生，一部分产生的空穴被源极吸收，其余的流过衬底，由于衬底电阻的存在，使得衬底电压提高。当衬底和源极之间的PN结正偏时，电子就从源极发射进入衬底，这些电子在源漏之间的电场作用下产生电子、空穴的碰撞电离，从而形成更多的电子空穴对，使流过N-P-N晶体管的电流不断增加，从而达到泄放静电电流的效果。具体地，当所述带有静电防护功能的电路正常工作时，所述第一泄放管Q1和第二泄放管Q2均不导通，当电源端VCC发生静电时，第一泄放管Q1内部的寄生三极管导通，且第二泄放管Q2导通，以形成一低阻通道，以对静电电流进行泄放。当所述输入端VIN发生静电时，所述第二泄放管Q2内部的寄生三极管导通，以形成输入端VIN对地的低阻通道，从而实现对静电电流的泄放。所述钳位电路30在所述泄放电路20导通时，被反向击穿，从而为信号输入端INPUT提供钳位电压，以保护待防护电路10。进一步地，为了避免稍大的电压/电流引起所述第一泄放管Q1或第二泄放管Q2误导通，因此本方案中，可以设置所述第一泄放管Q1和/或第二泄放管Q2多个，且多个所述第一泄放管Q1的导通方向相同和/或多个所述第二泄放管Q2的导通方向相同。通过合理设置所述第一泄放管Q1和/或第二泄放管Q2的个数，一方面使全部第一泄放管Q1和/或第二泄放管Q2在静电发生时，能够全部导通，从而泄放静电电流，达到防护的目的；另一方面也避免因电压不稳定，造成第一泄放管Q1和/或第二泄放管Q2误导通的情况。本方案中，所述钳位电路30为钳位MOS管Q3，具体包括NMOS管，所述NMOS管的门极与接地端连接，所述NMOS管的漏极与所述信号输入端INPUT连接，所述NMOS管的源极与所述接地端连接。在另一实施例中，所述钳位电路30包括第一二极管，所述第一二极管的阳极与所述接地端连接，所述第一二极管的阴极与所述信号输入端INPUT连接。为了减小自输入端VIN流向钳位电路30的电流，设置所述带静电防护功能的电路的输入端VIN和所述信号输入端INPUT之间串联有至少一限流电阻，且所述限流电阻位于所述泄放电路20和所述钳位电路30之间。为了避免信号输出端OUTPUT受到静电冲击，因此，本方案中，设置所述静电防护电路还包括输出防护电路40，所述带静电防护功能的电路还有输出防护电路40，所述输出防护电路40包括第二二极管D2、第三二极管D3、第一反向器、第二反相器；所述第一反向器的输入端与待防护电路10的信号输出端OUTPUT连接，所述第一反向器的输出端与第二反相器的输入端连接；所述第二反向器的输出端、第二二极管D2的阳极、第三二极管D3的阴极连接，且为所述带静电防护功能的电路的输出端VOUT；所述第二二极管D2的阴极与电源端VCC连接，所述第三二极管D3的阳极接地。当没有静电冲击时，所述第二二极管D2和第三二极管D3均处于截止状态，当静电由输出端VOUT进入所述输出防护电路40时，正向的静电电流经过第三二极管D3进行泄放，反向的静电电流经过第二二极管D2进行泄放；从而避免静电电流进入到待防护电路10中。两个串联的反相器的设置，一方面使得待防护电路10单元输出至下一级电路的有效信号保持不变，另一方面当下一级电路对待防护电路10单元的输出端VOUT发生反向浪涌冲击时，通过第一反相器、第二反相器的共同作用，隔离下一级电路对待防护电路10单元的浪涌冲击，降低待防护电路10单元受到下级电路浪涌冲击而被破坏的可能性。本实用新型还提出一种高压集成电路，该高压集成电路包括所述的集成电路，该集成电路的具体结构参照上述实施例，由于所述高压集成电路采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。所述高压集成电路可以包括多个所述带静电防护功能的电路，多个所述带静电防护功能的电路为可以是依次级联，也可以是所述带静电防护功能的电路与其他功能的集成电路串联或并联。由于本方案中的带静电防护功能的电路的输入端VIN和输出端VOUT均具有静电防护的功能，因此当该带静电防护功能的电路发生不可逆的静电破坏时，会对下一级电路形成静电防护；同时，当受到下次级的反向浪涌冲击时，由于输出防护电路40的存在，会对本级电路产生保护。因此本方案可以保护来自外部或其他电路所带来的静电对所述待防护电路10的影响，从而提高整体高压集成电路的静电防护能力。本实用新型还提出一种空调器，该空调器包括所述的带静电防护功能的电路，和/或所述的高压集成电路。该带静电防护功能的电路和高压集成电路的具体结构参照上述实施例，由于所述空调器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。所述的带静电防护功能的电路，和/或所述的高压集成电路可以用于所述空调器的主控板、显示板以及其他功能电路板，在此不做具体限定；所述空调器可以是空调挂机、空调柜机等。由于所述带静电防护功能的电路，和/或所述的高压集成电路能够提高电路板的静电防护能力，因而能够提高所述空调器运行的安全性。以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的发明构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的
技术领域：
均包括在本实用新型的专利保护范围内。当前第1页1 2 3