用于高压集成电路的输入过压保护电路的制作方法
【技术领域】
[0001]本发明涉及一种高压集成电路技术领域，具体涉及一种用于高压集成电路的输入过压保护电路。
【背景技术】
[0002]高压集成电路(HVIC)是一种带有欠压保护、逻辑控制等功能的栅极驱动电路，它将电力电子与半导体技术相结合，逐渐取代传统的分立元件，越来越多地被应用在大功率IGBT、M0SFET等驱动领域。
[0003]高压集成电路应用系统通常由高压集成电路、功率器件、外围电阻电容电感等构成。高压集成电路中M0S管的物理特性决定了其在适当的电压范围内才能正常工作。然而实际应用中由于信号源不稳定等因素会出现输入电压达到电路电压极值的过冲现象。另夕卜，外界静电作用会在电路输入端产生极高瞬时电压，并释放瞬时大电流，对电路产生极大的冲击。为了防止输入信号源HIN或LIN电压幅值过大而引起高压集成电路的损坏、系统的失效，需要在电路的输入端增加过压保护电路，确保输入信号源HIN或LIN不会超过预定的值，并且在输入信号源HIN或LIN达到一定值时使高压集成电路的输入过压保护电路工作，以提供大电流放电通道的方式，降低HIN或LIN电压，使高压集成电路能够正常工作，确保系统的安全运行。
【发明内容】
[0004]有鉴于此，本发明的主要目的在于提供一种用于高压集成电路的输入过压保护电路。
[0005]为达到上述目的，本发明的技术方案是这样实现的:
[0006]本发明实施例提供一种用于高压集成电路的输入过压保护电路，该电路包括:第一电阻、第二电阻、第一齐纳二极管组、第二齐纳二极管组，所述第一电阻的一端与第一齐纳二极管组的阳极连接，所述第二电阻与第二齐纳二极管组的阳极连接，所述第一齐纳二极管组的阴极与高压集成电路的HIN端连接，所述第二齐纳二极管组的阴极与高压集成电路的LIN端连接。
[0007]上述方案中，所述第一齐纳二极管组、第二齐纳二极管组均由至少一个齐纳二极管同向顺次串接而成。
[0008]上述方案中，所述第一齐纳二极管组、第二齐纳二极管组由有两个以上的齐纳二极管组成时，其后一个齐纳二极管的阴极与前一个齐纳二极管的阳极相连接。
[0009]上述方案中，所述第一电阻、第二电阻的另一端均接地或者高压集成电路的管脚。
[0010]上述方案中，所述第一齐纳二极管组、第二齐纳二极管组的阳极均接地。
[0011]本发明实施例还提供一种用于高压集成电路的输入过压保护电路，该电路包括有第一电阻、第二电阻、第一齐纳二极管组、第二齐纳二极管组；其中所述第一电阻的一端接系统的地，另一端接第一高压集成电路的HIN管脚和第一齐纳二极管组的阴极，所述第一齐纳二极管的另一端接系统的地。所述第二电阻的一端接系统的地，另一端接第一高压集成电路的LIN管脚和第二齐纳二极管组的阴极，所述第二齐纳二极管组的另一端接系统的地。
[0012]本发明实施例还提供一种用于高压集成电路的输入过压保护电路，该电路包括有第一电阻、第二电阻、第一齐纳二极管组、第二齐纳二极管组；其中，所述第一电阻的一端接第二高压集成电路的C0M，另一端接第二高压集成电路的HIN管脚和第一齐纳二极管组的阴极，所述第一齐纳二极管组的另一端接第二高压集成电路的COM;所述第二电阻的一端接第二高压集成电路的C0M，另一端接第二高压集成电路的LIN管脚和第二齐纳二极管组的阴极，所述第二齐纳二极管组的另一端接第二高压集成电路的COM。
[0013]与现有技术相比，本发明的有益效果:
[0014](1)本发明整体电路结构较为简单，只需适当的增加或减少齐纳二极管的齐纳电压和个数，便能够地实现高压集成电路的输入HIN/LIN过压保护、输入HIN/LIN过冲滤波、输入信号源HIN/LIN的静电释放保护等功能，而且性能非常稳定。
[0015](2)本发明由电阻和齐纳二极管组能有效的滤掉输入信号源HIN/LIN过冲电压，从而无需额外增加滤波电路来滤除输入信号源HIN/LIN过冲电压，大大简化了高压集成电路。
[0016](3)本发明由电阻和齐纳二极管组构成了有效的输入信号静电释放保护电路，从而无需额外增加静电释放保护电路便可监控输入电源的过压情况，大大简化了高压集成电路。
【附图说明】
[0017]图1为本发明实施例1提供一种用于高压集成电路的输入过压保护电路；
[0018]图2为本发明实施例2提供一种用于高压集成电路的输入过压保护电路；
[0019]图3为本发明的输入信号HIN/LIN过压保护示意图；
[0020]图4为本发明的输入信号HIN/LIN过冲滤波电路示意图。
【具体实施方式】
[0021]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0022]本发明实施例提供一种用于高压集成电路的输入过压保护电路，该电路包括:第一电阻、第二电阻、第一齐纳二极管组、第二齐纳二极管组，所述第一电阻的一端与第一齐纳二极管组的阳极连接，所述第二电阻与第二齐纳二极管组的阳极连接，所述第一齐纳二极管组的阴极与高压集成电路的HIN端连接，所述第二齐纳二极管组的阴极与高压集成电路的LIN端连接。
[0023]所述第一齐纳二极管组、第二齐纳二极管组均由至少一个齐纳二极管同向顺次串接而成。
[0024]所述第一齐纳二极管组、第二齐纳二极管组由有两个以上的齐纳二极管组成时，其后一个齐纳二极管的阴极要与前一个齐纳二极管的阳极相连接。
[0025]所述第一电阻、第二电阻的另一端均接地或者高压集成电路的管脚。
[0026]实施例1
[0027]本发明实施例提供一种用于高压集成电路的输入过压保护电路，如图1所示，该电路包括有第一电阻1、第二电阻2、第一齐纳二极管组3、第二齐纳二极管组4;其中所述第一电阻1的一端接系统的地，另一端接第一高压集成电路5的HIN管脚和第一齐纳二极管组3的阴极，所述第一齐纳二极管3的另一端接系统的地。所述第二电阻2的一端接系统的地，另一端接第一高压集成电路5的LIN管脚和第二齐纳二极管组3的阴极，所述第二齐纳二极管组3的另一端接系统的地。
[0028]实施例2
[0029]本发明实施例提供一种用于高压集成电路的输入过压保护电路，如图2所示，该电路包括有第一电阻1、第二电阻2、第一齐纳二极管组3、第二齐纳二极管组4 ;其中，所述第一电阻1的一端接第二高压集成电路6的C0M，另一端接第二高压集成电路6的HIN管脚和第一齐纳二极管组3的阴极，所述第一齐纳二极管组3的另一端接第二高压集成电路6的COM ;所述第二电阻2的一端接第二高压集成电路6的C0M，另一端接第二高压集成电路6的LIN管脚和第二齐纳二极管组4的阴极，所述第二齐纳二极管组4的另一端接第二高压集成电路6的COM。
[0030]本发明能有效的滤掉输入信号源HIN/LIN过冲电压，取代传统滤波电路的相关滤波功能。
[0031]实施例1和2中的第一齐纳二极管组3、第二齐纳二极管组4在本发明中起到非常重要的作用，其由一个及以上的齐纳二极管同向顺次串接而成。串接时，当有两个以上的齐纳二极管组成时，其后一个齐纳二极管的阴极要与前一个齐纳二极管的阳极相连接，串接后就形成了整个第一齐纳二极管组3、第二齐纳二极管组4的阳极和阴极，所述第一齐纳二极管组3、第二齐纳二极管组4的阴极分别与高压集成电路的HIN或LIN相连接，而所述第一齐纳二极管组3、第二齐纳二极管组4的阳极接地。
[0032]如图3所示，当输入信号的电压幅度高于过压保护阈值电压VTH时，本发明能将输入信号的电压幅度会被钳位于VTH，保护内部电路。
[0033]如图4所示，本发明能将输入信号的干扰噪声滤掉，滤波的脉冲宽度由电阻R的阻值和齐纳二极管组的面积决定。
[0034]以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
【主权项】
1.一种用于高压集成电路的输入过压保护电路，其特征在于，该电路包括:第一电阻、第二电阻、第一齐纳二极管组、第二齐纳二极管组，所述第一电阻的一端与第一齐纳二极管组的阳极连接，所述第二电阻与第二齐纳二极管组的阳极连接，所述第一齐纳二极管组的阴极与高压集成电路的HIN端连接，所述第二齐纳二极管组的阴极与高压集成电路的LIN端连接。2.根据权利要求1所述的用于高压集成电路的输入过压保护电路，其特征在于:所述第一齐纳二极管组、第二齐纳二极管组均由至少一个齐纳二极管同向顺次串接而成。3.根据权利要求1或2所述的用于高压集成电路的输入过压保护电路，其特征在于:所述第一齐纳二极管组、第二齐纳二极管组由有两个以上的齐纳二极管组成时，其后一个齐纳二极管的阴极与前一个齐纳二极管的阳极相连接。4.根据权利要求1所述的用于高压集成电路的输入过压保护电路，其特征在于:所述第一电阻、第二电阻的另一端均接地或者高压集成电路的管脚。5.根据权利要求1所述的用于高压集成电路的输入过压保护电路，其特征在于:所述第一齐纳二极管组、第二齐纳二极管组的阳极均接地。6.一种用于高压集成电路的输入过压保护电路，其特征在于，该电路包括有第一电阻、第二电阻、第一齐纳二极管组、第二齐纳二极管组；其中所述第一电阻的一端接系统的地，另一端接第一高压集成电路的HIN管脚和第一齐纳二极管组的阴极，所述第一齐纳二极管的另一端接系统的地。所述第二电阻的一端接系统的地，另一端接第一高压集成电路的LIN管脚和第二齐纳二极管组的阴极，所述第二齐纳二极管组的另一端接系统的地。7.一种用于高压集成电路的输入过压保护电路，其特征在于，该电路包括有第一电阻、第二电阻、第一齐纳二极管组、第二齐纳二极管组；其中，所述第一电阻的一端接第二高压集成电路的COM，另一端接第二高压集成电路的HIN管脚和第一齐纳二极管组的阴极，所述第一齐纳二极管组的另一端接第二高压集成电路的COM ;所述第二电阻的一端接第二高压集成电路的COM，另一端接第二高压集成电路的LIN管脚和第二齐纳二极管组的阴极，所述第二齐纳二极管组的另一端接第二高压集成电路的COM。
【专利摘要】本发明公开了一种用于高压集成电路的输入过压保护电路，该电路包括：第一电阻、第二电阻、第一齐纳二极管组、第二齐纳二极管组，所述第一电阻的一端与第一齐纳二极管组的阳极连接，所述第二电阻与第二齐纳二极管组的阳极连接，所述第一齐纳二极管组的阴极与高压集成电路的HIN端连接，所述第二齐纳二极管组的阴极与高压集成电路的LIN端连接。本发明整体电路结构较为简单，只需适当的增加或减少齐纳二极管的齐纳电压和个数，便能够地实现高压集成电路的输入HIN/LIN过压保护、输入HIN/LIN过冲滤波、输入信号源HIN/LIN的静电释放保护等功能，而且性能非常稳定。
【IPC分类】H02H9/04
【公开号】CN105429124
【申请号】CN201511031936
【发明人】谢正开, 叶东, 程春云, 梁盛林, 张波, 毕磊, 毕超
【申请人】峰岹科技（深圳）有限公司
【公开日】2016年3月23日
【申请日】2015年12月31日