专利名称：过采样处理电路及数－模转换器的制作方法
技术领域：
本发明涉及在以离散形式输入的数据之间进行内插处理的过采样处理电路及采用该电路的数—模转换器。另外，在本说明书中，假定将函数值在局部区域上具有不等于0的有限值、在其以外的区域上等于0的情况称为「有限域」而进行说明。
背景技术：
在最近的数字音频装置、例如CD(压缩光盘)播放机等中，为了从离散的音乐数据数字数据)得到连续的模拟声音信号，采用着应用了过采样技术的D/A(数—模)转换器。这种D/A转换器，为在所输入的数字数据之间进行内插而以虚拟的方式提高采样频率，一般采用数字滤波器，并用采样保持电路保持各内插值而生成阶梯状的信号波形，然后使其通过低通滤波器从而输出平滑的模拟声音信号。
其中，作为在离散的数字数据之间进行内插的方法，已知有在WO99/38090中公开的数据内插方式。在这种数据内插方式中，采用一种在全域上只能进行1次微分但可以只考虑在内插位置前后的各2个、合计4个采样点的采样函数。这种采样函数，与假定采样频率为f时以sin(πft)/(πft)定义的sinc函数不同，具有有限域的值，所以，即使采用4个这么少的数字数据进行内插运算，也仍具有不产生舍位误差的优点。
一般来说，过采样，通过采用按FIR(finite impulse response有限冲击响应)滤波器的抽头系数设定上述采样函数的波形数据的数字滤波器进行。
当采用由上述数字滤波器进行离散数字数据间的内插运算的过采样技术时，可以使用衰减特性平缓的低通滤波器，所以，可以使低通滤波器的相位特性趋近于线性相位特性，同时能够减低反复采样噪声。过采样的频率越高，这种效果越显著，但如提高采样频率，则将相应地使数字滤波器的抽头增多，所以，存在着使电路规模变大的问题。此外，还要提高构成数字滤波器的延迟电路及乘法器的处理速度，所以必需使用适于高速化的高价部件，因而存在着导致部件成本提高的问题。特别是，当采用数字滤波器进行过采样时，应将采样函数的具体值用作抽头系数，所以使乘法器的结构变得复杂，因而进一步导致部件成本的提高。
另外，一般可以通过将低通滤波器连接在过采样处理电路的后级而构成数—模转换器，但在用该电路构成的数—模转换器中也就同样存在着上述现有的过采样处理电路中存在的各种问题。
发明的公开本发明，是为解决上述问题而开发的，其目的是提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数—模转换器。本发明的过采样处理电路，由多个阶梯函数发生装置以与按规定间隔输入的多个数字数据的输入时刻同步的方式产生与该多个数字数据分别对应的阶梯函数，并由多个积分处理装置分别对具有各阶梯函数值的数据进行多次数字积分，然后由加法装置进行加法运算。按照这种方式，在产生与所输入的多个数字数据分别对应的阶梯函数后，通过进行数字积分并将其结果相加，可以得到其值平滑变化的输出数据，当提高过采样的频率时，只需加快数字积分的运算速度即可，因而可以简化结构并降低部件成本，而不会像现有方法那样使结构变得复杂。特别是，通过由复位装置在规定的时刻将积分处理的动作复位，可以防止由积分运算等产生的误差的累积。
另外，上述阶梯函数的各值，对由分段多项式构成的规定采样函数而言，最好与通过对该各分段多项式进行多次微分而得到的阶梯函数的各值相对应。即，由于反过来可以通过对这种阶梯函数进行多次积分而得到与规定采样函数对应的波形，所以通过将阶梯函数合成可以等效地实现采样函数的卷积运算。因此，可以简化处理内容，并能减少过采样处理所需的处理量。
另外，上述阶梯函数，最好设定为使正区域和负区域的面积相等。由此，可以在理论上防止积分处理装置的积分结果的发散。
另外，上述采样函数，最好在全域上只能进行1次微分并具有有限域的值。考虑到如在全域上只能进行1次微分则可以充分地近似于自然现象，而且可以设定很少的微分次数，因此可以减少由积分处理装置进行数字积分的次数，所以能使结构得到简化。
另外，上述复位装置的复位动作，最好在采样函数值变为0的时刻进行，进一步最好是有限域采样函数的值在保持微分可能性的同时收敛于0的时刻进行。在采样函数值变为0的位置上，各积分处理装置的积分结果在理论上也变为0，所以，通过在该时刻使各积分处理装置的动作复位，可以防止误差的累积，而不会对过采样造成影响。此外，在有限域的采样函数保持微分可能性的同时收敛于0的时刻(采样函数的两端部分)，由于在多次数字积分运算中所有的值在理论上都变为0，所以能够分别将各数字积分运算的动作复位，因而能进一步防止误差的累积。
另外，上述阶梯函数，最好是，在与按等间隔配置的5个数字数据对应的规定范围内，由按-1、+3、+5、-7、-7、+5、+3、-1进行了加权的宽度相等的8个分段区域构成，并使这8个加权系数的各2个与数字数据的输入间隔相对应。通过使用由整数表示的简单的加权系数，可以简化产生阶梯函数的机构。
另外，进行数字积分的次数最好是2次，并从积分处理装置输出其值按二次函数变化的数据。为了在多个离散数据之间平滑地进行内插，必须使其值至少按二次函数变化，但这可以通过将数字积分的次数仅设定为2次实现，所以能够简化积分处理装置的结构。
另外，由积分处理装置进行的数字积分，最好是对输入数据进行累积的运算处理，并在输入数字数据的1个周期内将该运算处理反复进行n次。按这种方式进行的累积数据的动作，可以仅通过将输入数据与保持数据相加实现，所以能够简化积分处理装置的结构，而且很容易提高该运算处理的反复进行速度，因此，可以将过采样的倍数n的值设定得很大，而几乎不会由此导致结构的复杂和部件成本的提高。
另外，可以仅通过在上述过采样处理电路的后级设置电压发生装置及平滑装置而构成数—模转换器。因此，本发明的数—模转换器，可以简化结构并降低部件成本。此外，上述过采样处理电路，可以很容易地设定很高的过采样频率，而几乎不会由此导致结构的复杂和部件成本的提高，所以能够减低采用了这种采样电路的数—模转换器的输出波形的畸变。
图2是表示采样值与其间的内插值的关系的图。
图3是表示对
图1所示采样函数进行了1次微分后的波形的图。
图4是表示将图3所示的折线函数进一步微分后的波形的图。
图5是表示本实施形态的过采样处理电路的结构的图。
图6是说明产生采样函数的动作时序的图。
图7是说明卷积运算的动作时序的图。
图8表示图5所示的过采样处理电路的详细结构的图。
图9是说明从时序控制部输出的各种信号的时序图。
图10是表示采用了图5所示的过采样处理电路的D/A转换器的结构的图。
图11是表示采用了其他产生阶梯函数的方法的过采样处理电路的结构的图。
图12是说明图11所示变形例的过采样处理电路中的产生采样函数的动作时序的图。
用于实施发明的最佳形态以下，边参照附图边详细说明应用了本发明的一实施形态的过采样处理电路。图1是在本实施形态的过采样处理电路的内插运算中使用的采样函数的说明图。该采样函数H(t)，是在WO99/38090中公开的，由下式表示。
(-t2－4t－4)/4 ；-2≤t＜-3/2(3t2＋8t＋5)/4 ；-3/2≤t＜-1(5t2＋12t＋7)/4 ；-1≤t＜-1/2(-7t2＋4)/4 ；-1/2≤t＜0(-7t2＋4)/4 ；0≤t＜1/2(5t2－12t＋7)/4 ；1/2≤t＜1(3t2－8t＋5)/4 ；1≤t＜3/2(-t2＋4t－4)/4 ；3/2≤t≤2 …(1)式中，t＝0、±1、±2，表示采样位置。图1所示的采样函数H(t)，是在全域上只能进行1次微分并在采样位置t＝±2处收敛于0的有限域函数，通过用该采样函数H(t)根据各采样值进行叠加，可以用只能进行1次微分的函数在采样值之间进行内插。
图2是表示采样值与其间的内插值的关系的图。如图2所示，设4个采样位置为t1、t2、t3、t4，并假定其各自的间隔为1。与采样位置t2和t3之间的内插位置t0对应的内插值y为y＝Y(t1)·H(1＋a)＋Y(t2)·H(a)＋Y(t3)·H(1－a)＋Y(t4)·H(2－a) …(2)式中，Y(t)表示采样位置t的各采样值。此外，1＋a、a、1－a、2－a，分别为内插位置t0与各采样位置t1～t4之间的距离。
另外，如上所述，从原理上说，可以通过计算与各采样值对应的采样函数H(t)的值并进行卷积运算而求得各采样值之间的内插值，但图1所示的采样函数是在全域上只能进行1次微分的二次分段多项式，因而可以利用这一特征而按照其他的等效处理方法求取内插值。
图3是表示对图1所示采样函数进行了1次微分后的波形的图。图1所示的采样函数H(t)，是可以在全域上进行1次微分的二次分段多项式，所以，通过对其进行1次微分，可以得到如图3所示的由连续折线状的波形构成的折线函数。
另外，图4是表示将图3所示的折线函数进一步微分后的波形的图。但是，由于在折线波形中含有多个折点，因而不能在全域上进行微分，所以假定对相邻的2个折点之间的直线部分进行微分。通过对图3所示的折线波形进行微分，可以得到如图4所示的由阶梯状波形构成的阶梯函数。
按照这种方式，上述采样函数H(t)，在全域上进行1次微分后得到折线函数，通过对该折线函数的各直线部分进一步微分，得到阶梯函数。因此，反过来在产生图4所示的阶梯函数后对其进行2次积分，即可得到图1所示的采样函数H(t)。
另外，图4所示的阶梯函数的特征在于，其正区域和负区域具有相等的面积，因而其总面积值为0。换句话说，通过对具有这种特征的阶梯函数进行多次积分，可以得到如图1所示的保证全域的微分可能性的有限域采样函数。
可是，在式(2)所示的基于卷积运算的内插值计算中，将各采样值与采样函数H(t)的值相乘，但当通过对图4所示的阶梯函数进行2次积分而求取采样函数H(t)时，除了将各采样值与通过该积分处理得到的采样函数的值相乘以外，还可以采用一种等效的方式，即当产生积分处理前的阶梯函数时，产生对各采样值进行乘法运算后的阶梯函数，并对用该阶梯函数进行卷积运算后的结果进行2次积分处理，从而求得内插值。本实施形态的过采样处理电路，按这种方式求取内插值，以下，对其进行详细说明。
图5是表示本实施形态的过采样处理电路的结构的图。该图所示的过采样处理电路，在结构上包含乘法部1、4个数据保持部2-1、2-2、2-3、2-4、4个数据选择器3-1、3-2、3-3、3-4、4个积分处理部4-1、4-2、4-3、4-4、加法部5、时序控制部8。
乘法部1，将与图4所示的阶梯函数的各值对应的乘数与按规定间隔依次输入的离散数据相乘并输出其运算结果。图4所示的阶梯函数的各值，可以通过对上述式(1)的各分段多项式进行2次微分而求得，其具体值如下。
-1；-2≤t＜-3/2+3；-3/2≤t＜-1+5；-1≤t＜-1/2-7；-1/2≤t＜0-7；0≤t＜1/2+5；1/2≤t＜1+3；1≤t＜3/2-1；3/2≤t≤2因此，乘法部1，例如当输入数据D时，将与上述阶梯函数对应的乘数即-1、+3、+5、-7分别与该输入数据D相乘后，以并行的方式输出-D、+3D、+5D、-7D的4个为1组的数据。
数据保持部2-1～2-4，分别循环取入从乘法部1输出的上述的1组4个数据，并将该数据保持到下一次的取入时刻为止。例如，将第1次从乘法部1输出的1组4个数据保持在数据保持部2-1内，将第2次输出的1组4个数据保持在数据保持部2-2内，将第3次输出的1组4个数据保持在数据保持部2-3内，将第4次输出的1组4个数据保持在数据保持部2-4内，当各数据保持部2-1～2-4的数据保持动作循环一周时，将接着从乘法部1输出的第5次的数据取入并保持在最先开始保持数据的数据保持部2-1内。按照这种方式，由数据保持部2-1～2-4分别循环保持从乘法部1依次输出的4个1组的数据。
数据选择器3-1～3-4，按规定顺序分别读出由一一对应的各数据保持部2-1～2-4保持的4个数据，从而输出其值与阶梯函数对应地按阶梯状变化的数据。具体地说，例如，当由数据保持部2-1保持着将上述4种乘数与数据D相乘后得到的4个数据(-D、+3D、+5D、-7D)时，数据选择器3-1，通过以规定的时间间隔并按-D、+3D、+5D、-7D、-7D、+5D、+3D、-D这样的顺序循环读出该保持的数字数据，输出具有与输入数据D成比例的值的阶梯函数数据。
积分处理部4-1～4-4，分别对从一一对应的各数据选择器3-1～3-4输出的数据进行2次数据积分处理，在结构上包含积分电路40及积分电路45。从各积分处理部4-1～4-4输出与具有与输入数据D成比例的值的阶梯函数相对应的数据。
可是，在输入积分处理部4-1～4-4的数据中，有时包含着由噪声等引起的误差。当由积分处理部4-1～4-4分别对依次输入的数据反复进行积分处理时，有时将因该误差的累积而使运算结果发散，所以应将该误差的影响消除。在本实施形态的各积分处理部4-1～4-4中，为了防止进行积分处理时运算结果的发散而输入复位信号R1～R4。以下，对该复位信号R1～R4进行说明。
如图1所示，在本实施形态中使用的采样函数，是在±2的采样位置收敛于0的有限域函数。并且，对该采样函数进行1次微分而得到的图3所示的折线函数也在±2的采样位置收敛于0。因此，在产生具有与所输入的数据成比例的阶梯函数后对其进行1次积分而得到的折线函数及对该折线函数再进行1次积分而得到的采样函数，在理论上也应在±2的采样位置收敛于0。但是，在实际的数字积分电路中，如上所述，当数据中包含因噪声等引起的误差时，折线函数及采样函数的运算结果，将不在±2的采样位置收敛于0，因而当反复进行积分处理而使该运算误差不断累积时将使运算结果发散。因此，在本实施形态中，在各数字积分电路内，仅当在与±2的采样区间对应的间隔内进行积分处理的时刻将运算结果复位，从而能消除误差的影响，因而能防止运算结果的发散。
加法部5，通过将从4个积分处理部4-1～4-4输出的数据依次相加而输出内插数据。时序控制部8，产生用于控制本实施形态的过采样处理电路的动作时序的各种信号、例如，输入到各积分处理部4-1～4-4的复位信号R1～R2等。
上述乘法部1、数据保持部2-1、数据选择器3-1，对应于第1阶梯函数发生装置，乘法部1、数据保持部2-2、数据选择器3-2，对应于第2阶梯函数发生装置，乘法部1、数据保持部2-3、数据选择器3-3，对应于第3阶梯函数发生装置，乘法部1、数据保持部2-4、数据选择器3-4，对应于第4阶梯函数发生装置。此外，积分处理部4-1～4-4，对应于多个积分处理装置，加法部5，对应于加法装置，时序控制部8，对应于复位装置。
另外，与从上述数据选择器3-1输出的阶梯函数对应的数据具有与按规定间隔对乘法部1输入的数据值成比例的值，所以，通过由积分处理部4-1对该阶梯函数进行2次微分处理，从积分处理部4-1输出与具有与输入数据成比例的值的阶梯函数相对应的数据。此外，所谓由加法器5将从各积分处理部4-1～4-4输出的数据相加，实际上就是相对于按规定间隔输入的数据通过利用图1所示的采样函数进行卷积运算而求得内插值。
因此，当考虑以一定的时间间隔将数据输入本实施形态的过采样处理电路的情况时，与该输入间隔对应地将各数据保持部的数据保持时刻错开，同时将各数据选择器3-1～3-4的阶梯函数的开始产生时刻错开，并将对由各选择器产生的阶梯函数进行2次数字积分处理后所得到的结果相加，从而可以得到其值沿着在以一定间隔输入的数据之间平滑连接的曲线按阶梯状变化的多个内插数据。
另外，从各数据选择器3-1～3-4输出的阶梯函数，是具有将图1所示采样函数的有限域范围即采样位置t＝-2～+2的区域按每段为0.5划分的8个分段区域的有限域函数。当对该阶梯函数进行2次积分处理而得到具有与输入数据对应的值的采样函数时，积分处理部4-1～4-4，通过对上述8个分段区域的每一个进一步进行n次累积运算而进行数字积分处理。即，用等于输入数据的采样频率的2n倍的频率进行数字积分处理。通过由加法部5将按这种方式从各积分处理部4-1～4-4输出的与采样函数对应的数字数据相加，即可在各输入数据之间得到(2n-1)个内插数据，而这实际上就是进行了2n倍的过采样处理。
图6是说明本实施形态中的过采样处理电路中的产生采样函数的动作时序的图。如图6(A)所示，当按一定时间间隔输入数据D1、D2、D3…时，乘法部1，以并行方式进行将与上述阶梯函数对应的4个乘数与这些输入数据相乘的处理。由乘法部1乘以规定乘数后的4个数据，以该4个为1组分别由数据保持部2-1～2-4循环保持。具体地说，数据保持部2-1，取入第1次从乘法部1输出的1组(-D1、+3D1、+5D1、-7D1)，并保持到下一次取入时刻的到来为止(图6(B)～(E))。接着，数据选择器3-1，如上所述，按-D1、+3D1、+5D1、-7D1、-7D1、+5D1、+3D1、-D1的顺序从数据保持部2-1读出保持数据，该保持数据的读出，按输入数据D1、D2、D3…的输入间隔的1/2的间隔进行。因此，从数据选择器3-1输出与具有与输入数据D1成比例的值的阶梯函数相对应的数据(图6(F))。
由积分处理部4-1所包含的2个积分电路40和45对从数据选择器3-1输出的数据(与阶梯函数对应的数据)进行2次数字积分处理。因此，从前一级的积分电路40输出与具有与输入数据D1成比例的值的折线函数相对应的数据(图6(G))。此外，从后一级的积分电路45输出对应于与输入数据D1的值成比例的阶梯函数的数据(图6(H))。
由数据保持部2-2～2-4、各数据选择器3-2～3-4及积分处理部4-2～4-4进行上述图6(B)～(H)所示的数据处理(图6(I)、(J)、…)，从而从各积分处理部4-1～4-4分别输出对应于具有与输入数据D1、D2、D3…对应的值的采样函数的数据。
图7是说明本实施形态中的过采样处理电路中的卷积运算的动作时序的图。图7(A)示出与从积分处理部4-1输出的采样函数对应的数据。此外，图7(B)示出与从积分处理部4-2输出的采样函数对应的数据，图7(C)示出从积分处理部4-3输出的采样函数对应的数据，图7(D)示出从积分处理部4-4输出的采样函数对应的数据。图7(A)所示的采样函数对应于输入数据D1，图7(B)所示的采样函数对应于输入数据D2，图7(C)所示的采样函数对应于输入数据D3，图7(D)所示的采样函数对应于输入数据D4。此外，图7(E)示出通过将从各积分处理部4-1～4-4输出的数据依次相加而得到的内插数据。
如上所述，本实施形态中的过采样处理电路，由乘法部1将4种乘数与按规定间隔输入的数据相乘，并由各数据保持部2-1～2-4循环保持这些乘法运算结果，同时，按规定顺序读出由各数据保持部2-1～2-4保持的4种乘法运算结果并产生阶梯函数。并且，在各不同时刻产生分别与按顺序输入的4个数据对应的各阶梯函数并由各积分处理部4-1～4-4对各阶梯函数进行2次数字积分处理后进行加法运算，从而对所输入的各数字数据进行以虚拟的方式提高了采样频率的过采样处理。因此，当提高过采样的频率时，只需加快进行数字积分时的运算速度即可，因而可以简化结构并降低部件成本，而不会像现有方法那样使结构变得复杂。
特别是，当由各积分处理部对与具有与输入数据成比例的值的折线函数及采样函数相对应的数据进行运算时，有效地利用了采样函数在±2的采样位置收敛于0的特征，并通过在该在±2的采样位置将数字积存分处理的运算结果强制性地复位，可以防止各积分处理部的运算结果的发散。
图8表示图5所示的过采样处理电路的详细结构的图。此外，图9是说明从时序控制部8输出的各种信号的时序图。
如图8所示，乘法部1，在结构上包含将输入数据的各位的逻辑反转后输出的2个反相器10、11、进行乘数为「2」的乘法运算的乘法器12、进行乘数为「4」的乘法运算的乘法器13、进行乘数为「8」的乘法运算的乘法器14、4个加法器15、16、17、18。此外，图9所示的时钟信号CLK，是具有与输入数据的采样频率相同的频率的时钟信号，以与该时钟信号CLK同步的方式，将D1、D2…按规定间隔输入到乘法部1。
例如，当输入了数据D1时，从反相器10输出将输入数据D1的各位的逻辑反转后的数据，通过由加法器15对该输出数据的最低位加“1”，可以求得输入数据D1的补码。该补码等效地表示输入数据D1乘-1后的值(-D1)。此外，从乘法部12输出将输入数据D1乘2后的值(+2D1)，并由加法器16将该数据与原来的输入数据D1相加，从而得到将输入数据D1乘3后的值(+3D1)。同样，从乘法部13输出将输入数据D1乘4后的值(+4D1)，并由加法器17将该数据与原来的输入数据D1相加，从而得到将输入数据D1乘5后的值(+5D1)。另外，从乘法器14输出将输入数据D1乘8后的值(+8D1)，并由加法器18将由反相器11将该输出数据的各位的逻辑反转后的数据与原来的输入数据D1相加。该加法器18在进位端子C变为有效时对反相器11的输出数据进行在最低位加“1”的运算，从而得到反相器11的输出数据的补码。因此，通过由加法器18将输入数据D1乘-8后的值(-8D1)与原来的输入数据D1相加，可以得到将输入数据D1乘-7后的值(-7D1)。
另外，上述3个乘法器12、13、14，由于其乘数是2的乘方值，所以只需通过简单的移位即可进行乘法处理。因此，将通过移位进行的乘2的乘方值的乘法处理与加法处理组合而进行4个乘数的乘法处理，可以使结构得到简化。
数据保持部2-1～2-4，分别由4个D型触发器20～23构成。图9所示的定时信号b1～b4，表示各数据保持部2-1～2-4的数据保持时序，定时信号b1输入到数据保持部2-1，定序信号b2输入到数据保持部2-2，定时信号b3输入到数据保持部2-3，定时信号b4输入到数据保持部2-4。例如，数据保持部2-1所包含的4个D型触发器20、21、22、23的数据保持动作，以与定时信号b1的上升沿同步的方式进行，将从乘法部1输出的与第1个输入数据D1对应的数据中的从各加法器输出的数据分别同时取入各D型触发器，即，将从加法器15输出的数据(-D1)取入D型触发器20，将从加法器16输出的数据(+3D1)取入D型触发器21，将从加法器17输出的数据(+5D1)取入D型触发器22，将从加法器18输出的数据(-7D1)取入D型触发器23，并将所取入的数据保持到下一次取入时刻的到来为止。
图9所示的时钟信号c1，指示数据选择器3-1～3-4读出由对应的数据保持部2-1～2-4保持的数据时的读出时序。例如，数据选择器3-1，以与时钟信号c1同步的方式按规定的顺序选择D型触发器20～23并读出由其保持的数据，从而输出与阶梯函数对应的数据(-D1、+3D1、+5D1、-7D1、-7D1、+5D1、+3D1、-D1)。
积分处理部4-1～4-4所包含的前一级的积分电路40，由2个D型触发器41、42和1个加法器43构成。此外，后一级的积分电路45，由D型触发器46和加法器47构成。这2个积分电路40、45，通过将所输入的数据依次相加和累积，进行数字积分运算。图9所示的时钟信号c2，是输入D型触发器41、42、46的时钟信号，根据该时钟信号c2设定2个积分电路40、45的累积运算的反复周期。例如，时钟信号c2的频率，设定为上述时钟信号CLK的频率的8倍。因此，积分电路40、45，分别与时钟信号c2同步地取入新的数据并进行累积动作。此外，通过改变时钟信号c2的频率，可以任意设定进行累积动作时的时间间隔，由此可以改变过采样的倍率n。
图9所示的R1～R4，表示分别输入积分处理部4-1～4-4的复位信号。例如，复位信号R1，在图3所示的折线函数及图1所示的采样函数的与采样位置t＝±2对应的时刻，输入到积分处理部4-1的积分电路40、45，将3个D型触发器41、42、46的保持内容复位。另外，图3所示的折线函数，在采样位置t＝0处其值也总是等于0，所以，也可以将复位信号在该时刻输入到积分电路40。同样，图1所示的采样函数，在采样位置t＝±1处其值也总是等于0，所以，也可以将复位信号在该时刻输入到后一级的积分电路45。
关于其他复位信号R2～R4，也同样分别在各积分电路40、45中的值总是等于0的时刻分别输入积分处理部4-1～4-4。
另外，图8所示的加法部5，由具有2个输入端子的3个加法器50、51、52构成。由这3个加法器50、51、52将从积分处理部4-1～4-4并行输出的4个数据相加而输出内插数据。
这样，在本实施形态的过采样处理电路中，将过采样的频率设定为输入数据的采样频率的多少倍，仅取决于对2个积分电路40、45输入的时钟信号c1的频率。即，仅仅只是用高速部件构成这2个积分电路40、45，就可以将过采样的倍数设定得很大。因此，与采用数字滤波器进行过采样处理的现有方法不同，即使在提高过采样的频率的情况下，也不会增大电路的规模，并能将部件成本的增加抑制到最低限度。此外，通过将在乘法部1的乘法处理中使用的4个乘数设定为整数值，可以简化运算内容，所以也能使其中的乘法器的结构变得简单，因而可以进一步降低部件的成本。
另外，例如，当考虑为得到等于采样频率的n倍(例如1024倍)的虚拟频率而进行过采样处理时，在现有方法中，必须将各部件的速度也设定为与该虚拟的频率相同，但在本实施形态的过采样处理电路中，除2个积分电路外，只需使乘法部1、各数据保持部、各数据选择器等以采样频率或其2倍的频率进行动作即可，因而能大幅度地减低各部件的动作速度。
另外，通过在上述过采样处理电路的后级追加低通滤波器等，可以用很少的部件构成D/A转换器。图10是表示D/A转换器的结构的图。该D/A转换器，具有在图5所示的过采样处理电路的后级追加了D/A转换器6和低通滤波器(LPF)7的结构。D/A转换器6对应于电压发生装置，低通滤波器7对应于平滑装置。
D/A转换器6，产生与从加法部5输出的阶梯状数字数据对应的模拟电压。该D/A转换器6，由于产生与所输入的数字数据值成比例的一定的模拟电压，所以出现在D/A转换器6的输出端的电压值也按阶梯状变化。低通滤波器7，用于对D/A转换器6的输出电压进行平滑处理，从而输出平滑变化的模拟信号。
图10所示的D/A转换器6，采用了图5所示的过采样处理电路，所以，可以使结构简化并能使部件成本降低。特别是，即使是通过提高过采样的频率而得到畸变小的输出波形时，也不会因此而使结构变得复杂，因而可实现成本的降低。另外，还能防止因误差的累积而导致的输出电压的逐渐升高或降低。
另外，本发明并不限定于上述实施形态，可以在不脱离本发明的要点的范围内实施各种变形。例如，在上述实施形态中，作为采样函数使用了在全域上只能进行1次微分的有限域函数，但也可以将可微分次数设定在2次以上。另外，如图1所示，本实施形态的采样函数，在t＝±2处收敛于0，但也可以在t＝±3以上收敛于0。例如，当在t＝±3处收敛于0时，只需使图5所示的数据保持部、数据选择器及积分电路各为6个并以6个数字数据为对象进行内插处理即可。
另外，内插处理也不一定限定于用有限域函数进行，也可以利用在-∞～+∞的范围上具有规定值的可进行有限次微分的采样函数，并仅将与有限的采样位置对应的多个数字数据作为内插处理的对象。例如，如假定这种采样函数由二次的分段多项式定义，则通过对各分段多项式进行2次微分即可得到规定的阶梯函数波形，所以，即使是用该阶梯函数求取内插值时，也可以在采样函数值总是等于0的时刻、或在折线函数值总是等于的时刻，将积分电路的输出值复位，从而可以防止因误差的累积而引起的运算结果的发散。
另外，在上述实施形态中，由乘法部1将与图4所示的阶梯函数的各值对应的乘数与按规定间隔依次输入的离散数据相乘，由数据保持部2-1～2-4循环取入和保持该相乘后所得到的以4个为1组的数据，并由数据选择器3-1～3-4按规定顺序读出由各数据保持部2-1～2-4保持的各数据，从而产生阶梯函数，但阶梯函数的产生方法，并不限定于此，也可以考虑其他的各种变形。
图11是表示采用了其他产生阶梯函数的方法的过采样处理电路的结构的图。图11所示的过采样处理电路，在结构上包含4个数据保持部100-1、100-2、100-3、100-4、4个阶梯函数发生部110-1、110、110-3、110-4、4积分处理部4-1、4-2、4-3、4-4、加法部5、时序控制部8。其中，各积分处理部4-1～4-4、加法部5、时序控制部8，基本上进行与图5所示相同的动作，因而将其详细说明省略。
各数据保持部100-1～100-4，循环取入按规定时间间隔依次输入的离散数据，并保持到下一次的取入时刻到来为止。例如，将所输入的第1个数据保持在数据保持部100-1内，将所输入的第2个数据保持在数据保持部100-2内，将所输入的第3、第4个数据保别保持在数据保持部100-3、100-4内。当各数据保持部100-1～100-4的数据保持动作循环一周时，将接着输入的第5个数据取入并保持在最先开始保持数据的数据保持部100-1内。按照这种方式，由数据保持部100-1等循环保持依次输入的各数据。另外，各数据保持部100-1～100-4的数据保持动作，以与上述的图9所示的时钟信号b1～b4同步的方式进行。具体地说，各数据保持部分别以如下的同步方式进行数据保持动作，即，数据保持部100-1与时钟信号b1的上升沿同步、数据保持部100-2与时钟信号b2的上升沿同步、数据保持部100-3与时钟信号b3的上升沿同步、数据保持部100-4与时钟信号b4的上升沿同步。
各阶梯函数发生部110-1～110-4，以与一一对应的各数据保持部100-1～100-4的数据保持时序同步的方式，产生具有各保持数据的值的阶梯函数。阶梯函数本身，具有上述图4所示的形状，该阶梯函数的值，与由各数据保持部100-1～100-4分别保持的数据的值成比例。具体地说，各阶梯函数发生部110-1～110-4，在与上述图9所示的时钟信号c1的上升沿同步的时刻，产生阶梯函数。
因此，当考虑以一定的时间间隔将数据输入到图11所示的变形例的过采样处理电路时，与该数据的输入间隔对应地将各数据保持部100-1～100-4的数据保持时刻错开，同时将各阶梯函数发生部110-1～110-4的阶梯函数的产生时刻错开，并将对由各阶梯函数发生部产生的阶梯函数进行2次数字积分处理后所得到的结果相加，从而与上述实施形态一样，可以得到其值沿着在以一定时间间隔输入的数据之间平滑连接的曲线按阶梯状变化的多个内插数据。
图12是说明图11所示变形例的过采样处理电路中的产生采样函数的动作时序的图。如图12(A)所示，当以一定时间间隔输入数据D1、D2、D3、D4、…时，各数据保持部100-1～100-4，循环保持这些数据。具体地说，数据保持部100-1取入所输入的第1个数据D1，并将其保持到所输入的数据循环一周为止(直到输入第5个数据D5为止)(图12(B))。并且，阶梯函数发生部110-1，按照该第1个数据D1的保持时刻，产生具有与该数据D1成比例的值的阶梯函数(图12(C))。
同样，数据保持部100-2，取入所输入的第2个数据D2，并将其保持到所输入的数据循环一周为止(直到输入第6个数据D6为止)(图12(D))。并且，阶梯函数发生部110-2，按照该第2个数据D2的保持时刻，产生具有与该数据D2成比例的值的阶梯函数(图12(E))。
数据保持部100-3，取入所输入的第3个数据D3，并将其保持到所输入的数据循环一周为止(直到输入第7个数据D7为止)(图12(F))。阶梯函数发生部110-3，按照该第3个数据D3的保持时刻，产生具有与该数据D3成比例的值的阶梯函数(图12(G))。
数据保持部100-4，取入所输入的第4个数据D4，并将其保持到所输入的数据循环一周为止(直到输入第8个数据D8为止)(图12(H))。阶梯函数发生部110-4，按照该第4个数据D4的保持时刻，产生具有与该数据D4成比例的值的阶梯函数(图12(I))。
因此，对阶梯函数发生装置可以考虑各种变形，但也可以用任何一种方法实现阶梯函数发生装置。
产业上的可应用性如上所述，按照本发明，在产生与所输入的数字数据分别对应的阶梯函数后，通过进行数字积分并将其结果相加，可以得到其值平滑变化的输出数据，当提高过采样的频率时，只需加快数字积分的运算速度即可，因而可以简化结构并能降低部件成本，而不会像现有方法那样使结构变得复杂。特别是，通过由复位装置在规定的时刻将积分动作复位，可以防止由积分运算等产生的误差等的累积。
权利要求
1.一种过采样处理电路，其特征在于，备有多个阶梯函数发生装置，以与按规定间隔输入的多个数字数据的输入时刻分别同步的方式产生与上述多个数字数据分别对应的阶梯函数；多个积分处理装置，对具有由上述多个阶梯函数发生装置分别产生的上述阶梯函数值的数据进行多次数字积分；复位装置，在规定的时刻分别将上述多个积分处理装置的动作复位，及加法装置，将由上述多个积分处理装置得到的多个数据相加。
2.根据权利要求1所述的过采样处理电路，其特征在于由上述多个阶梯函数发生装置产生的上述阶梯函数的各值，对由分段多项式构成的规定采样函数而言，与通过对上述各分段多项式进行多次微分而得到的各值相对应。
3.根据权利要求2所述的过采样处理电路，其特征在于上述阶梯函数，设定为使正区域和负区域的面积相等。
4.根据权利要求3所述的过采样处理电路，其特征在于上述采样函数，在全域上只能进行1次微分并具有有限域的值。
5.根据权利要求2所述的过采样处理电路，其特征在于由上述复位装置进行复位动作的上述规定时刻，是上述采样函数的值变为0的时刻。
6.根据权利要求4所述的过采样处理电路，其特征在于由上述复位装置进行复位动作的上述规定时刻，是与有限域的上述采样函数的值在保持微分可能性的同时收敛于0的位置对应的时刻。
7.根据权利要求2所述的过采样处理电路，其特征在于上述阶梯函数，在与按等间隔配置的5个上述数字数据对应的规定范围内，由按-1、+3、+5、-7、-7、+5、+3、-1进行了加权的宽度相等的8个分段区域构成，并使这8个加权系数的各2个与上述多个数字数据的输入间隔相对应。
8.根据权利要求1所述的过采样处理电路，其特征在于进行上述数字积分的次数为2次，并从上述积分处理装置输出其值按二次函数变化的数据。
9.根据权利要求1所述的过采样处理电路，其特征在于由上述积分处理装置进行的上述数字积分，是对输入数据进行累积的运算处理，通过在输入上述数字数据的1个周期内将该运算处理反复进行n次，进行n倍的过采样处理。
10.一种数—模转换器，其特征在于在权利要求1所述的过采样处理电路的后级，备有电压发生装置，生成与从上述积分处理装置输出的数据值对应的模拟电压；及平滑装置，对由上述电压发生装置生成的上述模拟电压进行平滑处理。
全文摘要
本发明的目的在于,提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数－模转换器。由乘法器1将4种乘数与按规定间隔输入的数据相乘,并由各数据保持部2-2～2-4循环保持这些乘法运算结果。各数据选择器3-1～3-4,按规定顺序读出由一一对应的各数据保持部2-1～2-4保持的4种乘法运算结果,从而输出规定的阶梯函数。通过在各不同时刻产生分别与按顺序输入的4个数据对应的各阶梯函数并由各积分处理部4-1～4-4对各阶梯函数进行2次数字积分处理后进行加法运算,对所输入的各数字数据进行以虚拟的方式提高了采样频率的过采样处理。
文档编号H03M3/02GK1340246SQ00803694
公开日2002年3月13日 申请日期2000年12月15日 优先权日1999年12月17日
发明者小柳裕喜生 申请人:酒井康江