专利名称：从第一时钟信号中得到第二时钟信号的方法和电路的制作方法
技术领域：
本发明涉及一种射频通信，特别是涉及一种从晶体振荡器生成变频时钟信号并调整可变时钟信号的频率以补偿载频和抽样速率差错的方法和电路。
移动电话已经成为人们日常生活的一部分。然而，目前在全世界范围内正在竞争移动电话网的标准。当前，有两种重要的数字移动网络系统，一种是移动通信全球系统(GSM)，一种是宽带码分多址(WCDMA)。这两种系统使用关于广播网络的信道分配的不同技术，并且使用不同的载频。在这些通信系统中，载频从晶体振荡器生成的基准定时信号时钟得到。该晶体振荡器还被用作连接系统中模拟和数字电路的模数转换器(ADC)和数模转换器(DAC)的基准时钟。然而，由于晶体振荡器已经限制了精度，因此载频和ADC抽样速率可能偏离它们的标称值。在某些通信系统中(例如，CDMA)，必须补偿这些偏离，以便系统正确工作。
在支持GSM和WCDMA通信系统的双系统中，需要用两个时钟频率驱动移动系统中的接收和发射电子设备一个是用于GSM子系统的13MHz时钟，另一个是用于WCDMA子系统的15.36MHz时钟。WCDMA子系统也补偿上述载频和采样频率偏离。
实际上，并不是总提供两个晶体振荡器，来生成移动电话中的双时钟频率。对第一时钟，现有的系统使用单个、压控、温度补偿晶体振荡器，并且从第二压控振荡器得到第二时钟，所述的第二压控振荡器由利用作为基准时钟的第一时钟的锁相环(PLL)驱动。通过压控振荡器的控制电压的细微调整可以调谐第二频率。然而。调谐速度受PLL和电压调整电路的稳定时间限制。当两个时钟频率的最大公因子低时(例如，对于13MHz和15.36MHz为40KHz)，PLL稳定时间长，于是系统性能恶化。此外，压控电路所需的高分辨率增加了系统成本。因此，提供从第一时钟频率精确和快速地生成第二时钟频率的系统，或者至少提供有用的代用品是人们期望的。
本发明提供了一种用于双系统射频(RF)站的时钟生成电路，包括
一个由第一时钟信号计时的数字合成电路，用于一个RF系统并且适于生成具有预定频率的一个基础信号(base signal)的输出；和滤波装置，用于从所述输出的一个信号得到用于另一个RF系统的第二时钟信号，所述信号具有与所述第二时钟信号频率对应的频率。
所述的信号最好是所述输出的副产品(artefact)。
所述信号最好是所述输出的奈奎斯特(Nyquist)图像。
本发明还提供了一种用于双系统射频(RF)站的时钟生成电路，包括一个由第一时钟信号计时的数字合成电路，用于一个RF系统并且适于生成具有预定频率的一个基础信号的输出；一个滤波器，用于过滤所述输出的奈奎斯特图像，所述奈奎斯特图像具有一个频率，该频率是第一时钟信号的频率和预定频率之和，并且是用于另一个RF系统的第二时钟信号的频率。
本发明还提供了一种从第一时钟信号得到第二时钟信号的方法，其中所述第二时钟信号的频率大于所述第一时钟信号的半频率，该方法包括以下步骤用所述第一时钟信号对直接数字合成电路计时；在所述合成电路中应用相位阶跃，从而使所述电路生成的信号具有所述第二时钟信号的频率；和对所述合成电路的输出滤波，以选择所述信号。
此外，所述第二时钟信号的频率可以大于所述第一时钟信号的频率。
此外，所述时钟信号的频率可以是由不同射频通信系统使用的频率。
此外，所述的相位阶跃可以是这样一种情况所述电路生成的基础信号频率代表所述第一时钟信号与所述第二时钟信号之间的频率差。
下面结合附图，仅以实例方式说明本发明的优选实施例。
图1是显示在现有技术的通信系统中载频下变换的示意频谱图；图2是时钟生成电路的优选实施例的方框图；图3是显示时钟生成电路中时钟生成的示意频谱图；图4是生成双时钟信号和补偿载频及抽样速率偏移的时钟生成装置的第一优选实施例的方框图；图5是生成双时钟信号和补偿载频及抽样速率偏移的时钟生成装置的第二优选实施例的方框图6是生成双时钟信号和补偿载频及抽样速率偏移的时钟生成装置的第三优选实施例的方框图；图7是显示射频收发信机电路的第一优选实施例的方框图；和图8是显示射频收发信机电路的第二优选实施例的方框图。
如图1所示，在WCDMA接收机中，通过将输入RF信号2与锁相环(PLL)所驱动的压控振荡器(VCO)生成的信号6相混频，确定射频(RF)信道频率4。下变换处理可以根据RF子系统的实际结构在一级或多级中执行。RF PLL以等于RF信道间隔(200KHz)的频率阶跃方式确定RF信道频率。对该频率的任何细调(频偏补偿)由附加电路完成。PLL作为基准频率放大器进行有效工作，因此基准频率的相对误差被变换成相同的RF频率的相对误差。例如，基准频率的10ppm的误差变换为2GHz载频的20KHZ频偏。如图1所示，纯载频4与实际VCO频率6之间的任何这种频偏使下变换基带信号8的中心频率偏离0Hz。由于这种偏离，部分下变换信号可能被解调之前所应用的基带滤波器10抑制。实际上，这种偏移信号的解调和解码可能恶化或者甚至不可能，取决于偏移量。在相位域中，基带信号构象将以等与频率偏移的速度旋转。由于这种旋转，相关峰的数值(例如，用于小区搜索)取决于频偏。约10ppm或以上的频偏将使信号不能检测。
已经被确定频偏值之后，接收机载频必须以非常细的台阶(0.1ppm或更细)进行调整，以补偿偏移。这样，限制了小区搜索有效时间，因而最好尽可能快的调整载频。
在发射机中，被发射信号的载频必须在移动站的被接收载频的±0.1ppm之内。因而，所发射的载频必须按接收机中使用的相同细微台阶进行调整。被发射的频偏补偿的值将等于为接收机所确定的值。
在WCDMA系统中，为每个台站指定唯一的被称作扩频码的+1和-1数值的伪随机序列。数字化输入数据(例如，数字化话音)的每个比特被分割成大量的称之为码片的区间，并且码片流被重复的扩频码复用。在WCDMA接收机中，通过将ADC抽样频率上的基带信号进行数字化，得到输入数据流。例如，ADC可以以四倍于WCDMA码片频率的频率运行。然而，ADC抽样速率的频偏造成WCDMA时隙/帧界限的偏离，从而降低了解码性能。例如，+10ppm的抽样速率偏移造成接收机在2个WCDMA帧之后滑过一个码片(和丢失同步)。由于它们是从相同的时钟得到的，因此抽样速率的相对频偏与相对载频频偏相同。这意味着为载频确定的相对补偿值也可以用于校正接收和发射抽样速率。
如图2所示，时钟生成电路21使用直接数字合成(DDS)电路20，从双移动电话系统的第一时钟信号中生成第二时钟信号。与PLL电路相比，DDS电路20具有较高的调谐分辨率、较快的调谐速度和较低的相位噪声。DDS是数字化合成模拟信号的一种技术。对于时钟信号生成，其目的是在预期时钟频率上生成一个模拟正弦波。该目的是通过由内置的数模转换器(DAC)24将正弦函数电路22的数学正弦函数的已存储的或已计算的数值转换成一个模拟信号来实现的。正弦函数的运算元(即，sin(x)中的x)由相位累计电路26供应，该电路26每次被DDS时钟信号29触发时，电路26只增加相位阶跃寄存器28中存储的值。输出信号的频率取决于相位阶跃寄存器28中存储的值，以及整个DDC电路20每隔多少时间被DDS时钟信号29触发一次。
DDS的一个重要点是数字电路20生成的模拟输出信号经受生成处理的副产品。这些起因于DAC输出的阶式特性，以及模拟输出信号只能像DDC时钟信号29的频率那样快速变化的事实。因而，在正常应用中，DDS时钟信号29的频率至少是比待生成的最高频率信号大的两个因数，并且使DDS模拟输出信号经过低通滤波器，以消除寄生高频副产品。然而，时钟生成电路21利用这些‘副产品’从13MHz的输入时钟频率中产生15.36MHz的WCDMA时钟频率。
图3是DDS电路20的DAC24的频谱输出30的示意图。该频谱用于共同生成2.36MHz的正常DDS输出频率的13MHz的DDS时钟信号29和相位阶跃寄存器值。除了频率为2.36MHz的正常基座信号32外，频谱30还包含大量的数字副产品，包括2.36MHz基频的谐波34和起因于基频与DDS时钟信号29组合的奈奎斯特图像36。如上所述，这些谐波34和奈奎斯特图像36通常是不需要的，并且代表2.36MHz上的已合成的基本信号32失真的形态。然而，在该电路21中，代表13MHz DDS时钟信号29和2.36MHz基频之和的奈奎斯特图像38被用来导出15.36MHz时钟信号。需要一个关于该频谱中奈奎斯特图像38的窄带通滤波器40，在图2的电路中，该窄带通滤波器是由陶瓷滤波器31实现的。然后，使低电平正弦波通过一个施密特触发器32，以便生成一个适于数字电路的15.36MHz方波时钟信号。
对于双GSM/WCDAM电话系统，13MHz GSM自系统时钟被用作DDS时钟信号29，第二的15.36MHz WCDMA时钟信号由图2的时钟生成电路21生成。WCDMA时钟信号的精确频率是通过改变相位阶跃寄存器28中存储的值进行调整的。13MHz GSM时钟信号由一个固定频率的温度补偿晶体振荡器生成。
影响DDS电路20性能的主要参数是相位累加器26中使用比特数量的N1、相位值的比特截断N2和正弦函数电路22的精度N3。DDS电路20的调谐分辨率是13MHz(2**N1)。设置N1＝28，得到近似0.003ppm的调谐分辨率。对N2和N3不同值的DDS电路20性能的研究表明，似乎只有N2＝8比特和N3＝6比特的值是充分的。
图2的电路21可以在许多电路中使用，以便当GSM晶体振荡器频率不正好是13MHz时，调整WCDMA抽样时钟和载频。
图4是显示时钟生成装置的一个实施例80的方框图，包括使用可变时钟生成电路20的移动电话部件。在该装置中，DDS电路20的滤波输出14直接提供抽样时钟，因此可以按非常细的增量进行调整。载频由图7所示的外部电路72使用固定频率温度补偿晶体振荡器42的输出13确定。来自接收机71的RF部分的模拟基带信号11由按可变时钟信号14的速率抽样的ADC43进行数字化处理。然而，晶体振荡器42从正常频率的偏离导致载频偏移。这种偏移在数字域中由频偏补偿单元44对进行补偿。频偏补偿单元44仅通过应用适当的频率校正来调整基带数据。频偏补偿单元44是本领域熟练技术人员已知的单边带(SSB)混频器。
数字基带CDMA处理单元46采用本领域熟练技术人员已知的标准频偏检测算法，分析接收信号，对晶体振荡器42的相对频偏进行计算。所计算的频偏乘一个常数，并用在控制频偏补偿单元44的频偏补偿值中。所计算的频偏还乘一个第二常数，并加一个第三常数，然后由控制DDS电路20的图4所示的时钟生成装置用作抽样速率补偿值。该抽样速率补偿值被用作“AFC字”，输入给图2所示的相位阶跃寄存器28。
如图5所示，时钟装置的第二实施例81消除了频偏补偿单元44，因为CDMA处理单元46进行的可变温度补偿晶体振荡器的调整改变了抽样速率和载频。该电路的缺点是需要使用附加的模数转换器54和模拟电压线路56控制晶体振荡器的频率。
如图6所示，时钟生成装置的第三实施例将DDS 20的滤波输出14用作抽样时钟，和用作确定载频的电路72的基准(如图8所示)。因此，使抽样速率到正常值的调整还将使载频调整到正常值。该装置的缺点是DDS的输出必须清除相位噪声和邻近的寄生信号。这需要比第一和第二实施例所需要的电路更为复杂的DDS电路20。此外，如果抽样速率不是载频信道光栅(raster)的整数倍，则确定载频的装置72的设计变得更加复杂。信道光栅是邻近射频信道间的频差。确定WCDMA接收机中载频的装置的调谐台阶通常等于该信道光栅。
每个时钟生成装置被容易地和其它基带处理电路一同集成到一个专用集成电路(ASIC)中。时钟电路21所需的模拟分立器件仅仅是DDS DAC24与施密特触发器32之间的滤波器31。作为比较，PLL电路通常需要几个难于集成到ASIC中的模拟分立器件。此外，DDS ASIC与两个系统载频的值无关，仅受到频率应当大于约为2MHz隔离的限制。这样就允许使用低成本带通滤波器。
该系统的主要性能参数是调谐分辨率、频谱清晰度和调谐速度。决定系统性能的主要分辨率要素是DDS的性能、带阻和DDS之后的滤波器带宽。对于WCDMA系统，所需参数如下所述DDS相位累加器比特宽度＞＝28比特相位截断＝8至12比特，sin(x)接近精度＝6至8比特，DDS之后的模拟滤波器带通带阻＞60DB，通带响应曲线＝接近高斯型，中心频率＝CDMA抽样速率，3dB带宽＝接近50至100kHz在不背离上文中结合附图所述的本发明的范围的条件下，本领域的熟练技术人员将会明白本发明的许多修改。
权利要求
1一种用于双系统射频(RF)站的时钟生成电路，包括一个由第一时钟信号计时的数字合成电路，用于一个RF系统并且适于生成具有预定频率的一个基础信号的输出；和滤波装置，用于从所述输出的一个信号得到用于另一个RF系统的第二时钟信号，所述信号具有与所述第二时钟信号频率对应的频率。
2根据权利要求1所述的时钟生成电路，其中所述的信号是所述输出的副产品。
3根据权利要求1或2所述的时钟生成电路，其中所述信号是所述输出的奈奎斯特图像。
4一种用于双系统射频(RF)站的时钟生成电路，包括一个由第一时钟信号计时的数字合成电路，用于一个RF系统并且适于生成具有预定频率的一个基础信号的输出；和一个滤波器，用于过滤所述输出的奈奎斯特图像，所述奈奎斯特图像具有一个频率，该频率是第一时钟信号的频率和预定频率之和，并且是用于另一个RF系统的第二时钟信号的频率。
5一种从第一时钟信号得到第二时钟信号的方法，其中所述第二时钟信号的频率大于所述第一时钟信号的半频率，该方法包括以下步骤用所述第一时钟信号对直接数字合成电路计时；在所述合成电路中应用相位阶跃，从而使所述电路生成的信号具有所述第二时钟信号的频率；和对所述合成电路的输出滤波，以选择所述信号。
6根据权利要求5所述的从第一时钟信号得到第二时钟信号的方法，其中所述第二时钟信号的频率大于所述第一时钟信号的频率。
7根据权利要求5或6所述的从第一时钟信号得到第二时钟信号的方法，其中所述时钟信号的频率是由不同射频通信系统使用的频率。
8根据权利要求5至7任一项所述的从第一时钟信号得到第二时钟信号的方法，其中所述的相位阶跃是这样一种情况所述电路生成的基础信号频率代表所述第一时钟信号与所述第二时钟信号之间的频差。
全文摘要
一种用于双系统射频(RF)站的时钟生成电路(21),包括:一个由第一时钟信号计时的数字合成电路(20),用于一个RF系统并且适于生成具有预定频率的一个基础信号的输出;和滤波装置(31),用于从所述输出的一个信号得到用于另一个RF系统的第二时钟信号,所述信号具有与所述第二时钟信号频率对应的频率。
文档编号H03B28/00GK1362848SQ0113033
公开日2002年8月7日 申请日期2001年9月29日 优先权日2000年10月2日
发明者F·扎利奥 申请人:日本电气株式会社