专利名称：时间交错式模拟至数字转换器及其自我校正方法
技术领域：
本发明涉及模拟至数字转换器，特别是涉及一种时间交错式模拟至数 字转换器及其自我校正方法。
背景技术：
模拟至数字转换器(Analog-to-Digital Converter, ADC)是一种很常见 的电路组件，可将模拟形式的输入讯号转换成数字形式的输出讯号，其应 用领域十分广泛，例如用于各种通讯系统的模拟前端当中。对于快闪式ADC (Flash ADC )以及似快闪式ADC( Flash-like ADC ，例如折迭式ADC(Folding ADC))而言，为了加快其运作速度，常会使用多个并联操作、分别以不同 相位的频率讯号来进行取样的子ADC (sub-ADC)来组成单一个时间交错 式ADC (Time-interleaved ADC )。理论上，当所包含的子ADC的数量越多， 时间交错式ADC的运作速度也会越快。
虽然时间交错式ADC可以提供较快的讯号转换速度，然而却因其包含 有多组子ADC的本质而面临了一些问题。举例来说，多个子ADC之间可 能会面临时序偏移(Timing skew)的问题，而由于如工艺上的极限等因素 而导致多个子ADC之间的增益不匹配(Gain mismatch )、偏移不匹配(Offset mismatch)等现象，也成为时间交错式ADC于设计时必须克服的问题。
发明内容
因此，本发明的目的之一，在于提供一种时间交错式模拟至数字转换 器的自我校正方式，以消除多个子ADC之间的增益不匹配及偏移不匹配的 现象。
本发明的实施例披露了 一种时间交错式模拟至数字转换器，其包含有 一第一、 一第二子模拟至数字转换器、以及一校正模块。该第一子模拟至 数字转换器包含有 一第一电阻串，用来提供一第一组参考电位； 一第一 组前置放大单元，耦接于该第一电阻串以及一输入讯号线，用来放大该第一组参考电位中的每一与该输入讯号线上的一输入电位间的差异以产生一
第一组放大讯号；以及一第一数字值决定模块，耦接于该第一组前置放大
单元，用来依据该第一组放大讯号产生一第一数字值。该第二子模拟至数
字转换器包含有 一第二电阻串，用来提供一第二组参考电位； 一第二组 前置放大单元，耦接于该第二电阻串以及该输入讯号线，用来放大该第二 组参考电位中的每一与该输入讯号线上的该输入电位间的差异以产生一第 二组放大讯号；以及一第二数字值决定模块，耦接于该第二组前置放大单 元，用来依据该第二组放大讯号产生一第二数字值。该校正模块则包含有 一切换模块，耦接于该第一电阻串以及该输入讯号线，用来选择性地将该 第一组参考电位中的一个提供至该输入讯号线上；以及一校正引擎，耦接 于该第一、第二组前置放大单元以及该第一、第二数字值决定模块，用来 依据该第一数字值来校正该第一组前置放大单元以及依据该第二数字值来 校正该第二组前置放大单元。
本发明的实施例还披露了 一种时间交错式模拟至数字转换器，其包含 有一第一、 一第二子模拟至数字转换器、以及一校正模块。该第一子模拟 至数字转换器包含有 一第一电阻串，用来提供一第一组参考电位； 一第 一组前置放大单元，耦接于该第一电阻串以及一输入讯号线，用来放大该 第一组参考电位中的每一与该输入讯号线上的一输入电位间的差异以产生 一第一组放大讯号； 一第一组比较单元，耦接于该第一组前置放大单元， 用来依据该第一组放大讯号产生一第一组比较结果讯号；以及一第一编码 单元，耦接于该第一组比较单元，用来依据该第一组比较结果讯号产生一 第一数字值。该第二子模拟至数字转换器包含有 一第二电阻串，用来提 供一第二组参考电位； 一第二组前置放大单元，耦接于该第二电阻串以及 该输入讯号线，用来放大该第二组参考电位中的每一与该输入讯号线上的 该输入电位间的差异以产生一第二组;故大讯号； 一第二组比4交单元，耦4妄 于该第二组前置放大单元，用来依据该第二组放大讯号产生一第二组比较 结果讯号；以及一第二编码单元，耦接于该第二组比较单元，用来依据该 第二组比较结果讯号产生一第二数字值。该校正模块则包含有 一切换模 块，耦接于该第一电阻串以及该输入讯号线，用来选择性地将该第一组参 考电位中的一个提供至该输入讯号线上；以及一校正引擎，耦接于该第一、 第二组前置放大单元以及该第一、第二组比较单元，用来依据该第一组比较结果讯号来校正该第一组前置放大单元以及依据该第二组比较结果讯号 来校正该第二组前置放大单元。
本发明的实施例还披露了 一种时间交错式模拟至数字转换器的自我校
正方法，该时间交错式模拟至数字转换器至少包含有一第一子ADC及一第 二子ADC,该第一子ADC至少包含有一第一转换路径及一第二转换路径， 该第二子ADC至少包含有一第三转换路径及一第四转换路径，该第 一转换 路径中包含有一第 一切换开关，该第二转换路径中包含有一第二切换开关。 该自我校正方法包含有切换该第一切换开关，使得该第一切换开关处于 导通状态；于该第一转换开关处于导通状态下，进行该第一转换路径的校 正操作；于该第一转换开关处于导通状态下，进行该第三转换路径的校正 操作；切换该第二切换开关，使得该第二切换开关处于导通状态；于该第 二转换开关处于导通状态下，进行该第二转换路径的校正操作；以及于该 第二转换开关处于导通状态下，进行该第四转换路径的校正操作。
图1为本发明的时间交错式ADC的第一实施例示意图。 图2为本发明的时间交错式ADC的第二实施例示意图。 图3为本发明的时间交错式ADC的第三实施例示意图。 图4为本发明的时间交错式ADC的第四实施例示意图。 图5为依据本发明一实施例，时间交错式ADC进行自我校正操作的流 程图。
附图符号说明
100、 200、 300、 400
110
120
122
124
124—1、 124—2、 124—3
126
127
时间交错式ADC
输入讯号线
第一子ADC
第一电阻串
第一组前置放大单元
前置放大单元
第一数字值决定模块
第一组比较单元127—1、 127—2、 127—3
128
140
142
144
144—1、 144—2、 144—3
146
147
147—1、 147—2、 147—3
148 160 162 164 166
168、S1—1、S1一2、S1—3、S2一1、 S2_2、 S2一3
Rl—1、 Rl—2、 Rl—3、 Rl—4、 R2 1、 R2 2、 R2 3、 R2 4
比较单元 第一编码单元
第二子ADC
第二电阻串
第二组前置放大单元
前置il大单元
第二数字值决定模块
第二组比较单元
比较单元 第二编码单元
校正模块
切换模块
校正引擎
虛置切换模块
开关
参考电阻
具体实施例方式
本发明的实施例提供了包含有m个子ADC的n位时间交错式ADC, 其中m与n可为任意正整数。为了说明上的方便，在以下段落中提出m=2 且11=2的例子。然而，请注意111=2且11=2并非本发明必要的限制条件，在 了解以下实施例所提出的概念之后，本领域ADC相关技术人员，应可应用 以下实施例所提出的概念设计出包含有任意个子ADC的任意位时间交错式 ADC。
图1所示为本发明的时间交错式ADC的第一实施例示意图。本实施例 中的时间交错式ADC 100包含有一第一子ADC 120、 一第二子ADC 140、 以及一校正模块160。第一子ADC 120依据一第一频率CLK1来进行取样， 用以将一讯号输入线110上的一输入电位VI转换成一第一数字值Dl;第 二子ADC 10依据一第二频率CLK2来进行取样，用以将讯号输入线110上
8的输入电位VI转换成一第二数字值D2。于本实施例中，为了达到时间交 错操作，第二频率CLK2为第一频率CLK1的反向频率，亦即第一频率CLK1 及第二频率CLK2的相位相差180度。校正模块160则用来校正第一子ADC 120与第二子ADC 140之间的不匹配，并同时进行其二者之间的输入电压 飘移校正。
第一子ADC 120包含有一第一电阻串122、一第一组前置放大单元124、 以及一第一数字值决定模块126。第一电阻串122包含有电阻R1—1、 R1—2、 R1—3、以及R1—4,用来提供由参考电位Vl_l、 VI—2、以及VI—3所组成 的一第一组参考电位。第一组前置放大单元124包含有前置放大单元124—1 、 124_2、以及124—3,用来放大输入电位VI与该第一组参考电位中的每一个 之间的差异，以产生由i文大讯号AS1—1、 AS1—2、以及AS1—3所组成的一 第一组放大讯号。第一数字值决定模块126包含有一第一组比较单元127 以及一第一编码单元128。第一组比较单元127是由比较单元12乙1、127_2、 以及127—3所组成，此三个比较单元分别用来依据放大讯号AS1—1、 AS1_2、 以及AS1—3，判断输入电位VI及个别的参考电位的大小，以分别输出以逻 辑值'O'或T来表示比较结果的比较结果讯号CR1—1、 CR1_2、以及CR1—3, 而比较结果讯号CR1J、 CR1_2、以及CR1_3是组成一第一组比较结果讯 号。第一编码单元128则依据该第一组比较结果讯号来产生第一数字值Dl,
于本实例中，第一数字值Di为一两位的数字值，其数值可为'ir、 'io'、 'or、
或'00'。
从上述说明可归纳出第一子ADC 120实际是由多个转换路径所组成， 例如提供参考电位VI—1的第一电阻串122、前置放大单元124—1、比较单 元127_1、及第一编码单元128即形成一第一转换路径；提供参考电位Vl_2 的第一电阻串122、前置放大单元124_2、比较单元127_2、及第一编码单 元128即形成一第二转换路径；提供参考电位VI—3的第一电阻串122、前 置放大单元124—3、比较单元127—3、及第一编码单元128即形成一第三转 换路径。
如图l所示，由于第二子ADC140的架构与第一子ADC120的架构相 同，而包含有相对应于第一子ADC 120的电路组件，如一第二电阻串142、 一第二组前置放大单元144、以及一第二数字值决定模块146等，故对于第 二子ADC 140的架构在此不多作赘述。由于除了电路中其它组件的不匹配外，第一电阻串122与第二电阻串
142之间亦可能存在有不匹配，故参考电位V1—1、 VI—2、以及V1—3不一 定会分别相同于参考电位V2—1、 V2—2、以及V2—3，因此于本实施例中， 当校正模块160在对第一子ADC 120与第二子ADC 140进行校正时，其均 使用第 一 电阻串122所提供的该第 一组参考电位作为所有子ADC的校正依 据，这样的做法可以在进行校正之后，除了将增益不匹配、偏移不匹配等 不匹配现象消除，以及校正输入电压飘移之外，还可以同时补偿因第一电 阻串122及第二电阻串142之间的不匹配所造成的误差，而不似过去分别 以第一电阻串122作为第一子ADC120的校正依据、再以第二电阻串142 作为第二子ADC140的校正依据的做法，在校正之后仍存在有因二电阻串 不匹配所造成的误差。
于本实施例中，校正模块160包含有一切换模块162、 一校正引擎164、 以及一输入开关168,切换模块162是由开关S1—1、 S1—2、以及S1—3所组 成，其于时间交错式ADC IOO平时进行模拟数字转换操作时均处于关闭状 态(turnoff)，而于进行自我校正时，选4奪性地导通(turn on)以将该第一 组参考电位中的一个提供至输入讯号线110上。校正引擎164用来于切换 模块162将该第一组参考电位中的一个提供至输入讯号线110上时，依据 第一数字值D1来决定用来校正第一组前置放大单元124中的一个的参数， 并依据第二数字值D2来决定用来校正第二组前置放大单元144中的一个的 参数。至于输入开关168则用来于时间交错式ADC 100平时进行模拟数字 转换操作时均处于导通状态，以将外部的模拟讯号传送至二子ADC中，而 于进行自我校正时则处于关闭状态，以避免外部讯号的电平影响到校正的 操作。
明确地说，当时间交错式ADC 100执行正常的运作时，开关S1—1 、 S1—2、 以及S1—3皆处于断路状态，此时输入讯号线110上的输入电位VI会由外 部所输入的模拟讯号所决定。而当时间交错式ADC 100进行自我校正时， 开关S1J、 S1—2、以及SL3中仅会有一个处于导通状态，其余两个皆会处 于断路状态。举例来说，当开关S1—1导通而开关S1—2及S1一3断路时，输 入电位VI将会等于参考电位VI—1,此时前置放大单元124—1两输入端上 会有相同的电位，故理想上来说，第一数字值D1与第二数位值D2皆应该 要不规则地变化于"ir与"10"之间。然而，若此时第一数字值D1及/或第二数字值D2并未符合前述状态，则校正引擎164会调整前置放大单元124_1 及/或144—1的偏移(offset),以使得第一数字值D1与第二数字值D2皆能 不规则地变化于"ir与"10"之间，或尽量使得第一数字值D1与第二数字值 D2皆能接近于前述的状态。
当开关Sl_2导通而开关SI—1及SI—3断路时，输入电位VI会等于参 考电位VI—2,理想上来说，此时第一数字值D1与第二数位值D2皆应该要 不规则地变化于"10"与"01"之间，然而，若此时第一数字值D1及/或第二数 字值D2并未符合前述状态，则校正引擎164将会调整前置放大单元124_2 及/或144—2的偏移，以使得第一数字值D1与第二数字值D2皆能不规则地 变化于"10"与"0r之间，或尽量使得第一数字值D1与第二数字值D2皆能 接近于前述的状态。
相似地，当开关S1—3导通而开关S1—1及S1—2断路时，输入电位VI 会等于参考电位V1—3,理想上来说，此时第一数字值D1与第二数位值D2 皆应该要不规则地变化于"01"与"00"之间，然而，若此时第一数字值D1及/ 或第二数字值D2并未符合前述状态，则校正引擎164将会调整前置放大单 元124—3及/或144—3的偏移，以使得第一数字值D1与第二数字值D2皆能
不规则地变化于"or与"oo"之间，或尽量使得第一数字值D1与第二数字值
D2皆能接近于前述的状态。
上述校正引擎164于进行自我校正时，依据第一数字值D1与第二数字 值D2的数值变化来决定参数以调整前置放大单元124—1、 124—2、 124—3、 144—1、 144—2、 144_3的偏移，其操作原理及为达到此目的所必要的电路组 成，是本领域熟习模拟数字转换技术的技术人员所熟悉的，故其细节将不 在此赘述。
图2所示为本发明的时间交错式ADC的第二实施例示意图。图2所示 的时间交错式ADC 200所包含的组件大致相同于图1所示的时间交错式 ADC 100所包含的组件，两者不同之处，主要在于在时间交错式ADC 200 中，校正模块160还包含有由开关S2—1、 S2—2、以及S2—3所组成的一虚置 切换模块(dummy switch module ) 166。不论时间交错式ADC 200在执行正 常运作或自我校正，虚置切换模块166中的开关S2—1、 S2—2、以及S2—3 皆固定处于断路状态，而从不进行切换操作。增设虚置切换模块166的目 的之一，是为了要加强时间交错式ADC 200的电路对称性，以进一步降低时间交错式ADC 200中第 一子ADC 120与第二子ADC 140之间的不匹配。 图3所示为本发明的时间交错式ADC的第三实施例示意图。图3所示 的时间交错式ADC 300所包含的组件大致相同于图1所示的时间交错式 ADC IOO所包含的组件，两者不同之处，主要在于在时间交错式ADC 300 中，校正引擎164是依据该第一组比较结果讯号来校正第一组前置放大单 元124,并依据该第二组比较结果讯号来校正第二组前置放大单元144。明 确地说，当时间交错式ADC 300执行正常的运作时，开关S1—1、 SI—2、以 及SI—3皆处于断路状态，此时输入讯号线110上的输入电位VI会由外部 所输入的模拟讯号所决定。而当时间交错式ADC 300进行自我校正时，开 关S1—1、 SI—2、以及S1—3中仅会有一个处于导通状态，其余两个皆会处于 断路状态。举例来说，当开关SI—1导通而开关S1一2及S1一3断路时，输入 电位VI会等于参考电位Vl_l,理想上来说，此时比较结果讯号CRl—1与 CR2_1皆应不规则地变化于"r与"o"之间，若此时比较结果讯号CRl—1及/ 或CR2—1并未符合前述状态，则校正引擎164会调整前置放大单元124—1 及/或144_1的偏移，以使得比较结果讯号CR1_1与CR2—1皆能不规则地变 化于"l"与"O"之间，或尽量使得比较结果讯号CRl—1与CR2—1皆能接近于 前述的状态。
当开关Sl—2导通而开关SI—1及S1—3断路时，输入电位VI会等于参 考电位VI—2，理想上来说，此时比较结果讯号CRl—2与CR2—2皆应不规 则地变化于"r与"O"之间，若此时比较结果讯号CR1_2及/或CR2一2并未符 合前述状态，则校正引擎164将会调整前置放大单元124—2及/或144—2的 偏移，以使得比较结果讯号CR1_2与CR2—2皆能不规则地变化于"l"与"O" 之间，或尽量使得比较结果讯号CR1_2与CR2一2皆能接近于前述的状态。
相似地，当开关SI—3导通而开关Sl_l及SI—2断路时，输入电位VI 会等于参考电位vi—3,理想上来说，此时比较结果讯号CRl—3与CR2—3 皆应不规则地变化于"l"与"0"之间，若此时比较结果讯号CRl—3及/或CR2—3 并未符合前述状态，则校正引擎164将会调整前置放大单元124_3及/或 144_3的偏移，以使得比较结果讯号CR1_3与CR2—3皆能不规则地变化于 "1"与"0"之间，或尽量使得比较结果讯号CR1一3与CR2—3皆能接近于前述 的状态。
图4所示为本发明的时间交错式ADC的第四实施例示意图。图4所示的时间交错式ADC 400所包含的组件大致相同于图3所示的时间交错式 ADC 300所包含的组件，两者不同之处，主要在于在时间交错式ADC 400 中，校正模块160还包含有由开关S2一l、 S2_2、以及《2_3所组成的一虚置 切换模块166。不论时间交错式ADC 400在执行正常运作或自我校正，虛 置切换模块166中的开关S2—1、 S2—2、以及S2一3皆固定处于断路状态，而 从不进行切换操作。增设虚置切换模块166的目的之一，是为了要加强时 间交错式ADC 400的电路对称性，以进一步降低时间交错式ADC 400中第 一子ADC 120与第二子ADC 140之间的不匹配。
最后于图5则显示依据本发明一实施例，时间交错式ADC100、 200、 300、或400进行自我校正操作的流程图。当时间交错式ADC欲进行自我 校正时，会先切换输入开关168使其断路，以避免外部讯号对自我校正的 结果造成影响(步骤502)。接下来，会依序进行第一子ADC 120及第二子 ADC 140当中各个转换路径的自我校正，于本实施例中，时间交错式ADC 会先切换开关SI—1使其导通，同时维持其它开关(开关Sl_2、 SI—3,以及 虛置切换模块166中的开关S2_l、 S2—2、 S2—3 )处于断路状态(步骤504 ), 并于此状态下，利用校正引擎164撷取数字值D1或比较结果讯号CR1_1、 CR1—2、 CR1_3来进行放大单元124_1的调整(步骤506 )，以及利用校正 引擎164撷取数字值D2或比较结果讯号CR2—1、 CR2—2、 CR2—3来进行放 大单元144—1的调整(步骤508 )。
接着，时间交错式ADC会切换开关SI—2使其导通，同时维持其它开 关Sl_l、 SI—3、 S2—1、 S2—2、 S2—3处于断路状态(步骤510),并于此状 态下进行放大单元124—2、 144—2的调整(步骤512、 514)。同样地，时间 交错式ADC会再切换开关SI—3使其导通，同时维持其它开关SI—1、 SI—2、 S2_l、 S2_2、 S2—3处于断路状态(步骤516),并于此状态下进行力丈大单元 124_3、 144—3的调整(步骤518、 520 )。如此则完成了所有的自我校正操 作，最后，时间交错式ADC会再切换输入开关168使其导通，并将其它所 有开关S1—1、 SI—2、 SI—3、 S2—1、 S2—2、 S2_3维持于断路状态，以恢复正 常的模拟数字转换操作。
由图5的自我校正流程即可看出，本发明仅利用对应于单一个子ADC 的切换模块的切换操作来进行多个子ADC的自我校正，即使其它子ADC 亦包含有类似的虚置切换模块，其功能亦仅限于提高子ADC之间的匹配程度，而从未于自我校正的过程中进行切换或导通。而此种做法，相较于分 别利用独立的电阻串作为校正依据的已知做法，还可进一 步补偿电阻串之 间的不匹配效应，具有较佳的校正效果。
在此须注意的是，虽然于上述实施例当中均仅以对前置放大单元进行 调整来作为校正机制的例子，但是本发明并不以此为限，本领域的技术人
员应可理解，校正引擎164亦可选择对各个转换路径当中的其它组成组件、
例如电阻串、比较单元、编码单元、或是其它未于本发明的实施例中描述 的组件，进行调整，以达到自我校正的目的。
对于前述各实施例的时间交错式ADC，执行完前文所述的自我校正之 后，理想上而言，每一时间交错式ADC中的第 一子ADC 120与第二子ADC 140之间的不匹配将可降至最低(甚至完全消除)，如此一来，第一子ADC 120与第二子ADC 140将可对应于大致相同的冲莫拟-凄史字转换曲线。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的 均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种时间交错式模拟至数字转换器，其包含有一第一子模拟至数字转换器，其包含有一第一电阻串，用来提供一第一组参考电位；一第一组前置放大单元，耦接于该第一电阻串以及一输入讯号线，用来放大该第一组参考电位中的每一与该输入讯号线上的一输入电位间的差异以产生一第一组放大讯号；以及一第一数字值决定模块，耦接于该第一组前置放大单元，用来依据该第一组放大讯号产生一第一数字值；一第二子模拟至数字转换器，其包含有一第二电阻串，用来提供一第二组参考电位；一第二组前置放大单元，耦接于该第二电阻串以及该输入讯号线，用来放大该第二组参考电位中的每一与该输入讯号线上的该输入电位间的差异以产生一第二组放大讯号；以及一第二数字值决定模块，耦接于该第二组前置放大单元，用来依据该第二组放大讯号产生一第二数字值；以及一校正模块，其包含有一切换模块，耦接于该第一电阻串以及该输入讯号线，用来选择性地将该第一组参考电位中的一个提供至该输入讯号线上；以及一校正引擎，耦接于该第一、第二组前置放大单元以及该第一、第二数字值决定模块，用来依据该第一数字值来校正该第一组前置放大单元以及依据该第二数字值来校正该第二组前置放大单元。
2. 如权利要求1所述的时间交错式模拟至数字转换器，其中该校正引 擎是依据该第一数字值来校正该第一组前置放大单元中多个前置放大单元 的偏移，以及依据该第二数字值来校正该第二组前置放大单元中多个前置 放大单元的偏移。
3. 如权利要求1所述的时间交错式模拟至数字转换器，其中该校正模 块还包含有一虚置切换模块，耦接于该第二电阻串以及该输入讯号线，该虛置切 换模块包含有多个固定处于断路状态的开关。
4. 一种时间交错式模拟至数字转换器，其包含有 一第一子模拟至数字转换器，其包含有 一第一电阻串，用来提供一第一组参考电位；一第一组前置放大单元，耦接于该第一电阻串以及一输入讯号线，用 来放大该第一组参考电位中的每一个与该输入讯号线上的一输入电位间的 差异以产生一第一组放大讯号；一第一组比较单元，耦接于该第一组前置放大单元，用来依据该第一 组放大讯号产生一第一组比较结果讯号；以及一第一编码单元，耦接于该第一组比较单元，用来依据该第一组比较 结果讯号产生一第一数字值；一第二子模拟至数字转换器，其包含有一第二电阻串，用来提供一第二组参考电位；一第二组前置放大单元，耦接于该第二电阻串以及该输入讯号线，用 来放大该第二组参考电位中的每一个与该输入讯号线上的该输入电位间的 差异以产生一第二组放大讯号；一第二组比较单元，耦接于该第二组前置放大单元，用来依据该第二 组放大讯号产生一第二组比较结果讯号；以及一第二编码单元，耦接于该第二组比^交单元，用来依据该第二组比较结果讯号产生一第二数字值；以及 一校正模块，其包含有一切换模块，耦接于该第一电阻串以及该输入讯号线，用来选择性地 将该第 一组参考电位中的 一个提供至该输入讯号线上；以及一校正引擎，耦接于该第一、第二组前置放大单元以及该第一、第二 组比较单元，用来依据该第一组比较结果讯号来校正该第一组前置放大单 元以及依据该第二组比较结果讯号来校正该第二组前置放大单元。
5. 如权利要求4所述的时间交错式模拟至数字转换器，其中该校正引 擎依据该第一组比较结果讯号来校正该第一组前置放大单元中多个前置放 大单元的偏移，以及依据该第二组比较结果讯号来校正该第二组前置放大 单元中多个前置放大单元的偏移。
6. 如权利要求4所述的时间交错式模拟至数字转换器，其中该校正模 块还包含有一虚置切换模块，耦接于该第二电阻串以及该输入讯号线，该虚置切 换模块包含有多个固定处于断路状态的开关。
7. —种时间交错式模拟至数字转换器的自我校正方法，该时间交错式模拟至数字转换器至少包含有一第一子ADC及一第二子ADC,该第一子 ADC至少包含有一第一转换路径及一第二转换路径，该第二子ADC至少包 含有一第三转换路径及一第四转换路径，该第一转换路径中包含有一第一 切换开关，该第二转换路径中包含有一第二切换开关，该自我校正方法包 含有切换该第 一切换开关，使得该第 一切换开关处于导通状态；于该第 一转换开关处于导通状态下，进行该第 一转换路径的校正操作；于该第一转换开关处于导通状态下，进行该第三转换路径的校正操作；切换该第二切换开关，使得该第二切换开关处于导通状态；于该第二转换开关处于导通状态下，进行该第二转换路径的校正操作；以及于该第二转换开关处于导通状态下，进行该第四转换路径的校正操作。
8. 如权利要求7所述的自我校正方法，其中该第一转换路径的校正操 作是对该第 一转换路径中的 一放大单元进行调整。
9. 如权利要求7所述的自我校正方法，其中该第三转换路径中包含有 一第三切换开关，该第四转换路径中包含有一第四切换开关，该第三切换 开关及该第四切换开关是一直保持于断路状态。
10. 如权利要求7所述的自我校正方法，其中该第一转换路径中包含有 一第一比较单元，该第二转换路径中包含有一第二比较单元，该第一转换 路径的校正操作及该第二转换路径的校正操作依据该第 一 比较单元及该第 二比较单元的比较结果。
11. 如权利要求7所述的自我校正方法，其中该第一转换路径的校正操 作及该第二转换路径的校正操作依据该第一子ADC所输出的第一数字值。
12. 如权利要求7所述的自我校正方法，其中该第一子ADC依据一第 一频率讯号而运作，该第二子ADC依据一第二频率讯号而运作。
全文摘要
本发明披露了一种时间交错式模拟至数字转换器，其包含有一第一、第二子模拟至数字转换器以及一校正模块。该校正模块包含有一切换模块以及一校正引擎。该切换模块用来选择性地将该第一子模拟至数字转换器中的一第一电阻串所提供的一第一组参考电位中的一个提供至该第一、第二子模拟至数字转换器所共享的一输入讯号线上。该校正引擎则依据该第一、第二子模拟至数字转换器所产生的数字讯号来校正该第一、第二子模拟至数字转换器中的前置放大单元。
文档编号H03M1/34GK101431334SQ200710185079
公开日2009年5月13日 申请日期2007年11月6日 优先权日2007年11月6日
发明者徐建昌 申请人:瑞昱半导体股份有限公司