快速、高分辨率的数模转换器的制作方法

专利名称：快速、高分辨率的数模转换器的制作方法
快速、高分辨率的数模转换器
背景技术：
本发明总体上涉及数模转换器，更特别地涉及可应用于定点、浮 点和对数格式的数字字的快速、高分辨率的数模转换器。
数模转换器将数字字转换成诸如模拟电压值或模拟电流值之类 的模拟值。数字字可以是二进制的、三进制的等等，并且可以以诸如
定点、浮点和对数格式之类的已知格式来表示。当数字字是具有n位 (d)的定点二进制字时，可以通过对每位应用二的渐进幂的加权 (progressive power of two weightings )来生成只于应的才莫扣乂亏直S。
R-2R梯形网络表示一种使用电阻器级的网络来对每位应用渐进 加权的传统数模转换器。网络的每一级使用相同的电阻器对，其中一 个电阻器的电阻为另 一个电阻器的电阻的两倍。通过将n级连接在一 起，R-2R梯形网络将反比l:l/2:l/4:…2々-"应用于输入位的值，以将 n位的数字字转换成模拟值。
使用R-2R梯形网络从数字域到模拟域的准确转换需要高度准确 的反比。因此，R-2R梯形网络需要高精度的电阻器，尤其对于大的数 字字而言更是如此。由于跨越大量电阻器难以保持所需的精度，所以 对于大的数字字而言R-2R梯形网络通常不具有足够的准确度。虽然 其他传统的数模转换器可以提高准确度，但是这些数模转换器通常是
使用高度复杂和/或计算慢的电路来做到这一点的。因此，仍然需要快 速、高分辨率的数模转换器。

发明内容
本发明包括一种快速、高分辨率的数模转换器(DAC)。所述 DAC包括脉沖发生器、衰减(decay)电路、控制器和采样电路。脉 沖发生器串行地输出表示从最低有效数字到最高有效数字排列 (order)的数字字的数字的脉沖。从脉冲发生器输入到衰减电路中的 每个脉冲生成根据衰减电路的衰减响应而随着时间衰减的响应。控制 器对脉冲发生器所输出的脉沖的定时进行控制，以使得每个脉沖的周 期与预定衰减量相关。响应于来自控制器的控制信号，采样电路在脉冲发生器将用于最高有效数字的脉冲输入到衰减电路中之后的采样 时间对衰减电路的输出进行采样。采样输出表示与输入数字字相对应 的模拟输出值。
在一个示例性实施例中，输入数字字包括二进制字，并且衰减电 路包括具有指数衰减响应的RC电路。脉沖发生器发出与二进制字相
对应的脉冲(首先是最低有效位脉沖)到RC电路中。在最高有效位 脉沖被输入之后，采样电路对RC电路的输出电压进行采样。当控制 器根据RC时间常数对脉冲的位周期进行控制时，采样电压是二进制 字的准确模拟表示。
在另一个示例性实施例中，输入数字字包括尾数部分(magnitude portion)和指数部分。例如，输入数字字可以包括浮点字，所述浮点 字包括尾数部分和整数指数部分。可替换地，输入数字字可以包括对 数字，所述对数字包括尾数部分和分数指数部分。通过使对尾数输入 脉冲的响应在基于指数部分的时间周期内进 一 步衰减，本发明的数模 转换器生成用于浮点或对数字的模拟输出。在一个实施例中，数模转
变来实现该附加的衰减。在口另一个实施例中、，数模转换器通i相对于 采样时间将输入脉冲启动时间作为指数的函数而改变来实现该附加 的衰减。


图1示出一个示例性数模转换器的框图。 图2图示出图1的数模转换器的衰减功能。 图3示出本发明的数模转换器的一个实施例的框图。 图4示出用于图3的数模转换器的一个示例性衰减电路。 图5-7示出图4的衰减电路的各种实施例的性能数据。 图8示出图3的数模转换器在不同的采样时间的衰减功能。 图9示出图3的数模转换器的相对于固定采样时间提前输入脉冲 的定时图。
图10示出用于浮点和/或对数数字字的数模转换器的另一实施例 的框图。
图11示出用于三进制数字字的数模转换器的另一实施例的框图。图12A-12C示出图11的数模转换器的不同操作状态。 图13示出用于图3的数模转换器的另一示例性衰减电路。
具体实施例方式
图1示出包括脉冲发生器20和衰减电路30的示例性数模转换器 (DAC) IO的框图。根据本发明，脉冲发生器20串行地输出与从最 低有效位(LSB)到最高有效位(MSB)排列的输入数字字的位相对 应的脉沖。输入到衰减电路30的脉沖生成根据已知衰减响应而衰减 的响应。更特别地，当脉沖发生器20将每个脉沖输入到衰减电路30 中时，由先前输入的脉冲所生成的响应在每个周期内以期望的衰减因 子而衰减。例如，当与二进制字的位相对应的每个脉沖一皮输入到衰减 电路3 0时，由先前输入的脉冲所生成的响应在每个位周期内以因子2 而按照标称(nominally)衰减。在MSB脉沖被输入之后，衰减电路 30的输出表示与输入数字字相对应的模拟值。虽然在下面主要就4位 二进制字对DAC IO作了描述，但是应当理解的是，本发明适用于具 有任意基数(radix)的任意长度的数字字，诸如三进制数字字、四进 制数字字等。
图2图示出已经接收到与4位二进制字"1111"相对应的脉冲的 衰减电路30的示例性指数衰减响应。对于该例子，每个脉冲的周期 为0.1微秒。当连续脉冲被输入时，每个脉冲所生成的响应在每个位 周期期间以因子2衰减。因此，到时间ts，由d0 (其表示LSB位)所 生成的响应已经衰减到2—3倍，由山所生成的响应已经衰减到2^倍， 由d2所生成的响应已经衰减到2"倍。在时间ts,在DAC 10的输出端 给出累积的模拟值为
S = d3 20 + d22-1 + of,2-2 + ￡/02_3 (1)
如等式(l)中所示，DAC 10对4位二进制字的每位应用二的渐 进幂。因此，在时间ts处DAC 10的输出准确地表示输入数字字的模 拟值。
图3示出根据本发明的 一 个示例性DAC 10的更详细的框图。DAC 10包括脉沖发生器20、衰减电路30、控制器40和采样电路50。脉 冲发生器20将输入数字字转换成脉冲串并且输出脉沖，首先是LSB 脉冲，其中每个脉冲具有周期T。作为例子，考虑4位二进制字"1011"。脉冲发生器20将该数字字转换成图3所示的脉冲串。
由每个输入脉冲所生成的响应才艮据衰减电路30的已知衰减响应 而衰减。控制器40对脉冲发生器20进行控制以相对于衰减电路30 的衰减响应而控制脉冲的定时，从而使得每个脉沖的周期T与预定衰 减因子相关。例如，衰减响应可以使由每个输入脉冲所生成的响应在 二进制字的每个位周期内以因子2衰减。响应于来自控制器40的控 制信号，在脉冲发生器20输入MSB脉沖之后采样电路50在采样时 间ts对衰减电路30的输出进行采样。该采样输出表示与输入数字字 相对应的才莫拟值。
图4示出包括RC电路31的一个示例性衰减电路30，该RC电路 31具有与提供输入脉冲的源相串联的电阻器32,以及分路电容器33。 RC电路31的脉冲响应表现出由下式定义的指数衰减响应 /(f) = /e-'"， (2)
其中v表示输入脉冲的振幅，并且t:RC表示RC电路31的时间 常数。应当认识到，衰减电路30并不限于所示出的RC电路。在其他 示例性实施例中，衰减电路30可以根据任何已知的衰减响应来对由 每个输入脉冲所生成的响应进行衰减。例如，衰减电路30可以具有 任意非线性衰减响应。对于本实施例，衰减电路30在任意瞬时时刻 的输出是输入脉冲与RC电路31的脉冲响应之间的巻积。
为了确保每个脉冲所生成的响应衰减期望的衰减量，控制器40
根据下式相对于衰减电路30的衰减响应而控制输入脉冲定时 r = / Cln(a). (3)
在等式(3)中，T表示输入脉沖的周期，R表示电阻器32的以 欧姆(ohm)为单位的电阻，C表示电容器33以法拉(Farad)为单 位的电容，并且a表示输入数字字的基数。对于二进制字，a=2,并 且每个周期的标称(nominal)衰减量为1/2,其对应于标称衰减因子 DF=2。在一个实施例中，控制器40通过控制每个脉冲的周期T来控 制输入脉冲定时，从而使得每个脉冲的周期与期望的衰减量相关。在 另一实施例中，控制器40通过控制RC电路31的电阻和/或电容以控 制时间常数t来控制输入脉冲定时，从而使得期望的衰减量与输入脉 冲的周期T相关。
通过精确地控制周期T和/或RC时间常数t ，控制器40可以控制输出模拟值的准确度。典型地，数模转换器应该准确到0.5 LSB,
其对应于约为百万分之十五的准确度。上述DAC IO为大的数字字(包
括16位数字字)提供期望的准确度，只要DAC IO是单调的即可。换
言之，如果为值"1000000000000000 "所生成的信号值比为
"01111111111111ir所生成的信号值略大，则DAC10是单调的。
当下式成立时DAC IO是单调的
w + w2+ w4十…w15 <1 ， (4)
其中w表示每周期的期望衰减量。对于二进制字，等式(4)结 果形成^<()'5(1 + 2_15) = ()'5,152,这提供0.500015215的准确度，或者大 约百万分之30,其不止足以满足0.5LSB准确度要求。应当认识到， 在此所述的DAC IO可以用于甚至更长的数字字(包括32位数字字)， 只要DAC IO是单调的即可。
如果位频率(f-l/T)与RC时间常数T的乘积满足该准确度要求， 则DAC10达到该准确度。为此，控制器40可以包括可编程频率合成 器42 (图3)以精确地设置由脉冲发生器20所输出的脉沖的周期T。 在一个实施例中，频率合成器42可以相对于衰减电^各30的衰减响应 而校准位周期。对于本实施例，在"1000000000000000 "和
"oiiiiiiiiiiiiiir之间交变的数字字裙:输入到dac io。通过针
对每个输入数字字评估衰减电路30的输出，控制器40可以确定输入 脉沖的周期内的误差。控制器40然后可以使用可编程频率合成器42 来根据该误差而调整脉冲的周期。例如，如果可编程频率合成器42 按照标称被设置为160MHz,则2400Hz级(step)等同于百万分之十 五级。因此，为了获得百万分之十五的准确度，频率合成器42可以 以2400Hz级调整脉冲发生器20的频率，以为脉沖发生器20设定期 望的周期。
控制器40还可以在DAC IO操作期间使用频率合成器42来动态 地调整输入脉沖的周期，以校正动态发生的误差。例如，如果RC电 路33中的电阻器32和/或电容器33随着温度而改变，则控制器40 可以跟踪由温度改变所引起的误差，并使用频率合成器42来根据该 误差而动态地调整位周期。例如，如果知道与衰减电路30的指数衰 减的精确偏离，则可以使用预编程序列来调谐频率合成器42，以调整 每个位间隔，从而补偿该偏离，并且还补偿温度(如果必要的话)。在一个实施例中，振荡器可以被构造为具有与RC电路31中所使用的 电阻器和电容器相同的电阻器和电容器。控制器40可以将振荡器的 频率测量到任意期望的准确度。根据所测量的频率，控制器40可以 调整频率合成器42的位周期。应当认识到，虽然图3的DAC 10包括 控制器40和频率合成器42，但是当所有DAC 10的时间常数匹配时， 一个或多个DAC 10可以使用相同的控制器40、频率合成器42和/或 温度补偿电路。例如，具有两个通道的立体声音频数模转换器可以被 构造为具有一个控制器40、 一个频率合成器42、 一个温度补偿电路 和两个DAC 10 (每个通道一个)。
即使控制器40能够精确地控制周期T和/或RC时间常数t ,由 RC电路31所输出的模拟值仍可能包括由寄生(spurious)信号所引 起的误差，所述寄生信号是由偶然极点(incidental pole )引入的。典 型地，理想的RC电路31在与1/t成比例的频率处具有主极点。但是， 实际上RC电路31可能具有一个或多个使RC电路31将寄生信号引 入到衰减电路输出中的偶然极点。典型地，偶然极点处于比主极点更 高的频率处。该更高的频率使得寄生信号以比与主极点相关联的信号 更快的速率指数地衰减。例如，如果RC电路31在10倍于主极点频 率处具有偶然极点，则寄生信号的衰减速度是与主极点相关联的信号 的10倍。因此，为了充分地削弱(attenuate)寄生信号，控制器40 可以控制采样电路50在MSB脉沖被输入后在预定周期内对采样时间 进行延迟。可替换地，控制器40可以控制脉沖发生器20相对于采样 时间将脉冲输入提前预定周期。两者中的任一选择都使得寄生信号在 采样时间之前衰减到小到可被接受的值。应当认识到，DAC 10还可 以包括放大器(未示出)，以增强输出模拟值来补偿由于额外的延迟 而引起的振幅损失。
图5-7示出以对数刻度绘出的RC电路31的脉冲响应，从而示出 问题和针对偶然极点问题的可能解决方案。图5示出在10倍于主极 点频率处具有偶然极点的RC电路31的脉沖响应60。图5还示出受 到寄生信号影响的脉冲响应60与理想的直线响应64之间的误差62。 如图所示，脉沖响应60和误差62在脉冲响应的峰值处具有大致相同 的幅度。因此，在本例子中，寄生信号使得峰值处通过采样而获得的 模拟值极不准确。
ii为了获得小于0.5 LSB的期望准确度，误差62对于MSB应当小 于1/65536，对于第二 MSB应当小于1/32768，等等。图5中的点线 分别示出了在准确度至少为0.5 LSB的情况下对于15位、16位和17 位字的误差限度(error limit)。为了满足期望的准确度，在采样时间 处误差62必须低于针对字长的误差限度。如图5所示，直到脉冲响 应被衰减了大约9dB时误差62才落到针对16位字的误差限度之下。 通过对衰减电路输出的采样时间进行延迟直到该点为止，控制器40 基本上消除了来自采样值的寄生信号。
虽然充分地对衰减电路输出的采样进行延迟通常会克服与偶然 极点相关联的问题，但是所需的延迟可能过长。另外，当偶然极点频 率相对接近于主极点频率时，所引起的误差62可能太大以至于不能 通过简单地延迟采样时间来克服。例如，考虑偶然极点频率是主极频 率的两倍时的情形，如图6所示。该情形的误差62太大以至于不能 获得期望的准确度，即使大幅延迟采样时间也是如此。为了纠正该问 题，RC电路31可以还包括与电容器33串联的第二电阻器，在RC 电路31响应的频率响应中其形成零点。通常，将该零点的时间常数 匹配到所有其他偶然极点的一阶系数会显著降低寄生信号。图7示出 了如何使用第二电阻器在大约10倍于主极点频率处形成零点以充分 减小图6所示的误差62。因此，通过在适当频率处形成零点以及通过 延迟采样时间，DAC IO可以对降级最为严重的寄生信号进行补偿。
上述示例性DAC l(H艮定的是定点数字字。然而，DAC10还可以 应用于其他格式的数字字，诸如浮点和/或对数格式的数字字。浮点或 对数格式的数字字包括符号、尾数和指数。对于二进制字，浮点字可 以被表示为s.厂2-m,其中s表示符号，r表示尾数，m表示指数。指数 m对于浮点字而言是整数并且对于对数字而言是分数。应当认识到， 当m=0时定点数字字与浮点数字字对应。还应当认识到，具有不同指 数的数字字的模拟值相差2的某个倍数。例如，当尾数为12时，在 m=0时输出值为12,在m=l时输出值为6，在m=2时输出值为3， 等等。因此，通过修改DAC 10以使由与尾数位相对应的输入脉沖所 生成的响应在与m成比例的时间周期内进一步衰减，DAC IO适应浮 点和/或对数格式的数字字。
为了实现对浮点和对数值的数模转换，控制器40根据指数相对于采样时间来控制脉沖输入的定时。在一个实施例中，控制器40可
以通过使衰减电路30的采样时间延迟m个周期来控制定时。图8示 出在111=0、 m=l、 m=2和m=3时用于4位二进制字"1011"的采样时 间ts。在另一实施例中，控制器40可以控制脉沖发生器20将脉冲输 入相对于固定的采样时间t提前m个周期来控制定时。图9示出在 m=0、 m=l、 m=2和m=3时脉冲发生器20针对"1011"的脉冲输出。 控制器40可以例如使用计数器来跟踪延迟的或提前的周期数。在任 一情况下，对尾数的响应在被采样电路50采样之前衰减m个周期。 应当认识到，虽然图8和9就整数指数值阐释了本发明，但是本领域 技术人员应当理解，也可以使用用于对数格式的分数指数值。
由于浮点和对数字需要输入时间和采样时间之间的额外延迟时 间，所以DAC IO可能需要额外的定时电路来使内部DAC定时与外界 的定时同步。图10示出用于本实施例的DAC 10的一个示例性框图。 除上述部件，DAC 10还包括锁存器70、保持电^各80和开关90。锁 存器70接收外部启动信号。在控制器50所提供的内部启动信号对其 进行时钟控制时，锁存器70向脉冲发生器20提供经重新定时的启动 信号。响应于经重新定时的启动信号，脉沖发生器20接收数字字， 并将从LSB到MSB排列的对应脉沖串行地输入到衰减电路30。衰减 电路30如上所述地对由输入脉冲所生成的响应进行衰减。响应于来 自控制器40的内部采样信号，采样电路50对衰减电路30的输出进 行采样。采样电路50将模拟输出信号传送到保持电路80。保持电路 80保持该信号直到开关90被外部采样信号触发。此后，保持电路80 将模拟输出信号传送到DAC 10的输出端。因此，只要外部启动信号 与外部采样信号之间的时间大于内部启动时间与内部采样时间之间 的时间，DAC 10的内部定时对于外界就是不可见的。该方案允许控 制器40相对于采样时间而控制输入脉冲的定时，以适应定点、浮点 或对数格式的数字字，而无需破坏外部电子部件的定时操作。这还允 许控制器4 0增加任意必要的延迟以减小寄生信号。
本发明还适用于其他基数的数字字，诸如a=3 (三进制)、a=4 (四进制)等等。图11示出用于三进制数字字的一个示例性衰减电 路30。三进制系统可以使用+1、 O或-l来生成数字字。对于本例子， 控制器40可以相对于衰减响应而控制输入脉冲定时，以使得每个脉冲的周期T对应于标称衰减因子3。衰减电路30包括经由两个反相器 (inverter)连接到DC电源Vcc和地的RC电路31。每个反相器包括 由输入信号Pl或P2控制的P-FET和N-FET。控制器40根据三进制 数字字的每个数字来控制输入信号PI和P2。当数字为"+ l"时，控 制器将P1设置为高并且将P2设置为低。如图12A所示，通过将电阻 器32连接到Vcc以及将电容器33连接到地而对电容器充电。当数字 为"-l"时，控制器将P1设置为低并且将P2设置为高。如图12B所 示，通过将电阻器32连接到地以及电容器33连接到Vcc而使电容器 33放电。当数字为"0"时，控制器40将P1和P2这二者都设置为低。 如图12C所示，这使得电阻器32和电容器33这二者都连接到地，这 保持了电容33中的电荷。因此，通过根据三进制数字值来控制Pl和 P2，可以在每个三进制数字周期内增大、减小或保持电容器电压。
应当认识到，可以利用不同于上述那些衰减响应的其他衰减响应 来实施本发明。例如，可以将RC电路31修改为包括并联的电阻器 32和电容器33。该配置使得由输入电流脉冲所生成的响应指数地衰 减，从而生成对应的模拟输出值。可替换地，衰减电路30可以包括 如图13所示的RL电路34。在该实施例中，控制器40根据下式相对 于RL电路34的衰减响应来控制脉冲的输入的定时
其中R表示电阻器32以欧姆为单位的电阻，L表示电感器35以 亨利(Henry)为单位的电感，并且t=L/R表示RL电路的时间常数。 不管使用哪种指数衰减电路，衰减输出信号都被采样电路50采样， 以生成模拟输出值。 一般地，采样值包括模拟输出电压。然而，当衰 减输出信号是衰减电流信号时，可以使用诸如霍耳效应装置或跨导放 大器之类的电流检测器来检测采样模拟输出信号的电流，并生成对应 的模拟电压。
上述示例性DAC IO假定输入数字字是单极的。本发明还可以用 作对正数值和负数值进行转换的双极数模转换器。根据一个实施例， 半全标度位模式表示零。对于16位字，半全标度位模式是 "0111111111111111"，针对该输入数字字DAC 10的电压输出被定 义为零。位于该值之下的所有电压被定义为负值，而位于该值之上的所有电压被定义为正值。可替换地，可以没有真正的零值。例如，-0.5 可以由"011111111111111"来表示，+0.5可以由"1000000000000000"
来表示。
在另一双极实施例中，可以使用DAC 10对来构建平ff转换器。
在这种情况下，待转换的数字可以是二进制补码形式或者是符号-量值
(sign-magnitude )形式。在用于16位数字字的符号-量值形式下，符 号为1 (对于+)或0 (对于-)，量值是15位数字，其中例如-0.5被 表示为"01111111111111" ， +0.5被表示为"100000000000000"。 通过将符号*量值提供给一个DAC 10,并将互补位模式提供给另一个 DAC 10，通过该DAC 10对的两个电压输出之间的差来4是供对应才莫拟 值的平衡的或推挽式(push-pull)表示。应当认识到，本发明并不限 于上面的例子。使用DAC 10的双极数模转换的其他实施也可应用于 本发明
本说明书中所描述的DAC IO还假定输入脉沖串具有归零波形。 在位之间使用归零波形确保了每个位具有相同的上升和下降沿以及 位宽度，并且因此将相同量的输入信号贡献给DAC 10。结果，不管 输入数字字内的位位置如何，衰减电路30的衰减响应都以相同的方 式修改每个输入脉冲。虽然归零波形提高了模拟输出的准确度，但是 应当认识到，可以将其他输入波形用于本发明。
本说明书中所描述的DAC IO仅需要若干电子部件来实施，其中 部件的数量与数字字的长度无关。另外，可以使用可编程频率合成器 42来校准和/或动态地控制本说明书中所描述的DAC 10的准确度。这 种数字控制比制造传统数模转换器所需的精密电子部件更容易、更便 宜并且更准确。另外，DAC 10可以用于所有的数字字，与字长、基 数和/或格式无关。因此，本说明书中所描述的DAC IO是提供快速、 简单且高度准确的数模转换的通用数模转换器。
当然，除了在本说明书中所提出的那些具体方式，还可以以其他 方式来实现本发明，而不脱离本发明的实质特征。本发明的实施例在 所有方面都应当被认为是说明性的，而非限制性的，并且意在包括所 附权利要求的内涵和等同范围内的所有变化。
权利要求
1.一种用于将包括多个数字的数字字转换成模拟值的方法，所述方法包括将表示从最低有效数字到最高有效数字排列的数字字的数字的脉冲串行地输入到具有已知衰减响应的衰减电路中；相对于衰减响应而控制脉冲的定时，以使得每个脉冲的周期与预定衰减量相关；以及在输入表示最高有效数字的脉冲之后的采样时间对衰减电路的输出进行采样，以生成与数字字相对应的模拟值。
2. 根据权利要求1所述的方法，其中所述衰减响应包括指数衰 减响应。
3. 根据权利要求1所述的方法，其中相对于衰减响应而控制脉 减量相关。
4. 根据权利要求1所述的方法，其中相对于衰减响应而控制脉 冲的定时包括将所输入的脉冲的周期设置为固定周期；以及 控制所述衰减电路的时间常数以使得预定衰减量与每个脉沖的 周期相关。
5. 根据权利要求1所述的方法，其中所述衰减电路包括电阻-电 容(RC)电路，其具有基于RC电路的时间常数的指数衰减响应。
6. 根据权利要求1所述的方法，其中所述衰减电路包括电阻-电 感(RL)电路，其具有基于RL电路的时间常数的指数衰减响应。
7. 根据权利要求1所述的方法，其中对衰减电路的输出进行采值中的寄生信号。 ，、口 _ 、 H , 、 、 " 〃 P
8. 根据权利要求1所述的方法，还包括相对于采样时间而改变 用于输入脉冲的启动时间以削弱模拟值中的寄生信号。
9. 根据权利要求1所述的方法，还包括根据频率响应的一个或 多个偶然极点的一阶系数在与衰减电路相关联的频率响应中形成零 点，以削弱模拟值中的寄生信号。
10. 根据权利要求1所述的方法，其中所述数字字包括尾数和指数。
11. 根据权利要求10所述的方法，其中所述数字字包括采用浮 点格式和对数格式之一的数字字。
12. 根据权利要求10所述的方法，其中对衰减电路的输出进行数来改变。
13. 根据权利要求10所述的方法，还包括相对于采样时间将用 于输入脉沖的启动时间作为指数的函数来改变。
14. 根据权利要求1所述的方法，其中所述数字字包括二进制字， 并且其中控制脉冲的定时包括控制所述定时以使得每个脉沖的周期 对应于标称衰减量的二分之一。
15. 根据权利要求1所述的方法，其中所述数字字包括三进制字， 并且其中控制脉冲的定时包括控制所述定时以使得每个脉冲的周期 与标称衰减量的三分之一相关。
16. 根据权利要求1所述的方法，其中所述数字字包括定点格式 的多个数字。
17. 根据权利要求1所述的方法，还包括 测量衰减电^各的温度；以及根据所测量的温度来调整脉冲的定时。
18. 根据权利要求1所述的方法，其中控制脉沖的定时包括校准 每个脉冲的周期以使得每个脉冲的周期与预定衰减量相关。
19. 根据权利要求1所述的方法，还包括使数模转换器的内部定 时与至少一个外部定时信号同步。
20. —种数模转换器，用于将包括多个数字的数字字转换成模拟 值，所述数模转换器包括脉冲发生器，被配置为串行地输出表示从最低有效数字到最高有 效数字排列的数字字的数字的脉沖；衰减电路，其具有已知的衰减响应并且被配置为接收脉冲发生器 所输出的脉冲；采样电路，被配置为在衰减电路接收到表示最高有效数字的脉冲 之后的采样时间对衰减电路的输出进行采样，以生成模拟值；以及 控制器，被配置为相对于衰减响应而控制由脉沖发生器所输出的脉冲的定时，以使得每个脉冲的周期与预定衰减量相关。
21. 根据权利要求20所述的数模转换器，其中所述衰减响应包 括指数衰减响应。
22. 根据权利要求20所述的数模转换器，其中所述控制器被配 置为通过控制每个脉冲的周期来控制脉冲的定时以使得每个脉冲的 周期与预定衰减量相关。
23. 根据权利要求20所述的数模转换器，其中所述控制器被配 置为将所输入的脉冲的周期设置为固定周期；以及 通过控制所述衰减电路的时间常数来控制脉沖的定时以使得预 定衰减量与每个脉冲的周期相关。
24. 根据权利要求20所述的数模转换器，其中所述衰减电路包 括电阻-电容(RC)电路，其具有基于RC电路的时间常数的指数衰 减响应。
25. 根据权利要求20所述的数模转换器，其中所述衰减电路包 括电阻-电感(RL)电路，其具有基于RL电路的时间常数的指数衰减 响应。
26. 根据权利要求20所述的数模转换器，其中所述采样电路被拟值中的寄生信号, ， 、口 —、 ''、，、、'"
27. 根据权利要求20所述的数模转换器，其中所述控制器还被拟值中的寄生信号。、 A7、 、 、 口-、、'"
28. 根据权利要求20所述的数模转换器，其中所述数字字包括 尾数和指数。
29. 根据权利要求28所述的数模转换器，其中所述数字字包括 采用浮点格式和对数格式之一的数字字。
30. 根据权利要求28所述的数模转换器，其中所述采样电路被数来改变。
31. 根据权利要求28所述的数模转换器，所述控制器还被配置改变。
32. 根据权利要求20所述的数模转换器，其中所述数字字包括 二进制字，并且其中所述控制器被配置为控制脉冲的定时以使得每个 脉冲的周期对应于标称衰减量的二分之一 。
33. 根据权利要求20所述的数模转换器，其中所述数字字包括 三进制字，并且其中所述控制器还被配置为控制脉沖的定时以使得每 个脉沖的周期与标称衰减量的三分之一相关。
34. 根据权利要求20所述的数模转换器，其中所述数字字包括 定点格式的多个数字。
35. 根据权利要求20所述的数模转换器，其中所述控制器还被 配置为测量衰减电路的温度；以及根据所测量的温度来调整脉沖的定时。
36. 根据权利要求20所述的数模转换器，其中所述控制器还被关。、 '^ '、、。、、'"、、。、 一
37. 根据权利要求20所述的数模转换器，还包括锁存器，被配置为使用于脉沖发生器的内部启动信号与外部启动 信号同步；以及开关，被配置为使所述采样时间与外部采样时间同步。
38. 根据权利要求20所述的数模转换器，其中所述数模转换器 包括单极数模转换器和双极数模转换器中的至少一个。
全文摘要
本发明描述了一种快速、高分辨率的数模转换器(DAC)。该DAC包括脉冲发生器、衰减电路、控制器和采样电路。脉冲发生器串行地输出表示数字字的数字的脉冲，首先是最低有效数字。每个脉冲在衰减电路中生成响应，其根据已知的衰减响应而随着时间衰减。一种示例性衰减电路包括具有指数衰减响应的RC电路。控制器控制脉冲发生器所输出的脉冲的定时，以使得每个脉冲的周期与预定衰减量相关。采样电路在衰减电路接收到用于最高有效数字的脉冲之后的采样时间对衰减电路的输出进行采样。采样输出表示与输入数字字相对应的模拟值。所述数字字可以具有任意长度、基数或格式。
文档编号H03M1/66GK101563847SQ200780047131
公开日2009年10月21日 申请日期2007年11月27日 优先权日2006年12月19日
发明者P·邓特 申请人:艾利森电话股份有限公司