半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及半导体装置，特别涉及电平移位电路的结构。
技术背景"MOS"这样的用语，过去在金属/氧化物/半导体的叠层结构中使用，取 MetaJ-Oxide-Semiconductor的字头形成。但是，特别是在具有MOS结构的场效 应晶体管(以下简称MOS晶体管")中，近年来从集成化或制造工艺的改善等 的观点出发，栅极绝缘膜或者栅电极的材料被改善。例如，在MOS晶体管中，主要从自对准(Self-alignment)地形成源极漏极 的观点出发，可以采用多晶硅作为栅电极的材料来代替金属。另外，从改善电 特性的观点出发，采用高介电常数的材料作为栅极绝缘膜的材料，该材料不一 定限于氧化物。因此，"MOS"这样的用语并不一定仅限于金属/氧化物/半导体的叠层结构 而采用，在本说明书中也不将这样的限定作为前提。即，根据技术常识，这里 所谓的"MOS"不仅作为起因于其语源的略语，而且广义讲也具有包含导电依绝 缘彬半导体的ftjl结构的意义。因此，MOS晶体管这样的用语，作为电(直流 地)隔离栅电极和源极/漏极的绝缘栅型场效应晶体管的用语使用。图9表示现有的电平移位电路LSC。电平移位电路LSC是将输入信号VIN 变换为电压电平比输入信号VIN高的输出信号VOUT的电路。该电平移位电路 LSC具有起到预驱动器作用的反相器电路INV1以及反相器电路INV2、电平移 位器LS、输出驱动器的反相器电路MV3。电平移位器LS具有在电源VDD2和基准电源GND之间串联的P沟道MOS 晶体管P1和N沟道MOS晶体管N1、在电源VDD2和基准电源GND之间串 联的P沟道MOS晶体管P2和N沟道MOS晶体管N2。在P沟道MOS晶体管 Pl和N沟道MOS晶体管Nl之间配置节点ND01 ，节点ND01连接到P沟道 MOS晶体管P2的栅极。在P沟道MOS晶体管P2和N沟道MOS晶体管N2 之间配置节点ND02，节点ND02连接到P沟道MOS晶体管P1的栅极。另外，在N沟道M0S晶体管N1-N2 (输入用晶体管)的栅极上分别输入与输入信号 VIN对应的互补的信号。给反相器电路INV1和反相器电路INV2供给电源 VDDl ，给电平移位器LS和反相器电路INV3供给电源VDD2，电源VDDl (低 电压电源)〈电源VDD2 (高电压电源)。在图9表示的现有电平移位电路LSC中，未充分考虑电源接通接通时的上 升动作。艮口，根据电源VDD1和电源VDD2的电源接働顷序，有时电平移位器 LS的动作变得不稳定。下面说明电平移位电路LSC的电源接通时的上升动作。首先，说明电源VDD1比电源VDD2先上升的情况。当电源VDD1上升 时，向N沟道MOS晶体管Nl-N2的栅极输入的信号的电压电平分别根据输入 电压信号VIN输入高电平(电源VDD1)或者低电平(基准电源GND)的任意 一个、即针对N沟道MOS晶体管N1-N2的栅极互补的信号。并且，当电源VDD2 上升时，节点ND01-02分别根据对N沟道MOS晶体管Nl-N2的栅极输入的信 号确定为高电平(电源VDD2)或者低电平(基准电源GND)的任意一个电压 电平，电平移位器LS稳定地动作(输出信号VOUT稳定)。接着，说明电源VDD2比电源VDD1先上升的情况。在该瞎况下，不向N 沟道MOS晶体管Nl-N2的栅极输入互补的信号，节点ND01-ND02各自的电压 状态也不稳定，电平移位器LS的动作变得不确定(输出信号VOUT不确定)。艮口，在图9那样的电平移位电路LSC中，在电源接通时，在仅高电压电源 VDD2上升的状态时，因为不输入针对各输入用晶体管互补的信号，所以有输 出信号VOUT变得不确定的可能性。此外，关于该电平移位电路LSC的通常动 作时(电源VDD1、 VDD2都被供给的情况)，因为在后面表示的专利文献1的 图8中说明，所以这里省略。对于这样的电源接通时的动作，提出了以与电源接通的顺序无关、确保稳 定地动作为目的的结构。专利文献l (特开2003—17996号公报)中，作为确定针对电平移位器的 输入用的晶体管的输入信号的单元，配置在高电压电源或者接地和电平移位器 的输入用的晶体管的输入端子之间所设置的电容元件或电阻元件。其结果是， 谋求防止电源接通时的贯通电流。专利文献2 (特开平10—84274号公报)中，在变换针对电平移位电路的 高电压信号的差动电路部内设置开关晶体管。通过使该开关晶体管与低电压电源的控制器同步地接通或者关断，从而固定差动电路部的信号，而且通过在输 出端子上设置的上拉晶体管或者下拉晶体管将输出状态固定为希望的信号电 平，ffl31这样的结构，不会产生电路输出不确定的状态。专利文献3 (特开2005—354207号公报)中，采用对于电平移位器内的交 叉式连接的P型晶体管的两个漏极端子连接育,内部电源关断时的复位用的N 型晶体管的结构。ffiil该结构，谋求防止电源接通时的输出缓冲器误动作。专利文献4 (特开平5—7151号公报)中，在输出侧的MOS反相器的共同 漏极端和接地电位点之间具有偏置电路电流偏置电路。通过该结构谋求电平移 位电路的输出稳定。专利文献l特开2003—17996号公报专利文献2特开平10—84274号公报专利文献3特开2005—354207号公报专利文献4特开平5—7151号公报这样，谋求电平移位电路的电源接通时的稳定动作。但是，在这些文献中， 未充分考虑为了稳定动作而追加的电路的面积。 发明内容因此，本发明的目的是提供一种电平移位电路，在电源接通时，即使在仅 接通高电压侧的电源时动作也不会不确定。本发明的另外的目的是提供一种电平移位电路，在现有的电平移位电路中 仅追加小规模的电路，在电源接通时，即使在仅接通高电压侧的电源时，信号 输出也确定，能够稳定动作。并且，本发明的另外的目的是抑制在电平移位电路中使用的电压检测部的 漏电流。根据本发明的一个实施方式，在本发明的半导体装置中，设置在仅接通高 电压的电源时使电平移位器的输入信号确定的电路。根据上述实施方式的半导体装置，能够在仅接通高电压的电源时防止电平 移位器出现不确定动作的状态。


图1是概略表示本发明的实施方式1的半导体装置的整体结构的图。图2是表示构成图1所示的半导体装置的电流生成电路CG和偏置电路BC的实施例的图。图3是表示偏置电路的变形例的图。图4表示图2所示的半导体装置的布局配置的概略图。图5是概略表示本发明的实施方式3的半导体装置的整体结构的图。 图6是概略表示本发明的实施方式4的电流生成电路的整体结构的图。 图7是概略表示本发明的实施方式5的应用电平移位电路的系统的整体结 构的图。图8是概略表示本发明的实施方式6的应用电平移位电路的系统的整体结 构的图。图9是表示现有的电平移位电路的图。
具体实施方式
实施方式l图1是概略表示本发明的实施方式l的半导体装置的整体结构的图。在图 1表示的电路的结构中，对与图9表示的结构对应的部分附以相同的参考符号， 省略其详细的说明。对于本实施方式的电平移位电路LSC1来说，作成如下结构除了在图9 中表示的现有电平移位电路LSC之外，作为用于防止电源上升时的电平移位器 LS的不确定动作的电路，还具有电流生成电路CG和偏置电路BC。电平移位器LS作成在图9中表示的电平移位器LS的结构上加上P沟道 MOS晶体管P3-P4的结构。将与P沟道MOS晶体管P3和N沟道MOS晶体 管N1各自的栅极连接的节点(输入端子)作为节点ND1，将与P沟道MOS 晶体管P3和N沟道M0S晶体管N1各自的漏极连接的节点(输出端子)作为 节点ND2。另夕卜，将与P沟道MOS晶体管P4和N沟道MOS晶体管N2各自 的栅极连接的节点(输入端子)作为节点ND4，将与P沟道MOS晶体管P4和 N沟道MOS晶体管N2各自的漏极连接的节点(输出端子)作为节点ND3。P沟道MOS晶体管P3和N沟道MOS晶体管Nl 、 P沟道MOS晶体管 P4和N沟道MOS晶体管N2分别构成反相器。这些反相器分别根据节点ND1 和节点ND4的电压状态，向节点ND2和节点ND3输出反转后的电压状态。反相器电路INV2由在电源电压VDD1和基准电源GND之间串联的P沟 道MOS晶体管P5和N沟道MOS晶体管N3构成。另夕卜，图示出在P沟道MOS晶体管P5上加上由N阱和漏极的扩t^形成的寄生二极管PDl、在N沟 道MOS晶体管N3上加上由P阱和漏极的扩散层形成的寄生二极管PD2。在本 实施方式中，利用该寄生二极管PD1-PD2作为电流的路径。将位于偏置电路 BC和反相器电路MV2之间的节点(反相器电路MV2的输出端子)作为节点 ND5。接着，说明电流生成电路CG和偏置电路BC。电流生成电路CG是如下电 路仅在电压VDD2比电源VDD1先上升的情况下(电源VDD1关断，电源 VDD2接通的状态)，向节点ND4流过电流。另外，偏置电路BC是如下单元 根据来自电流生成电路CG的电流，使节点ND4的电压电平上升。接着，说明根据图1表示的半导体装置的电平移位电路LSC1的电源接通 时的上升动作。首先，说明电源VDD1比电源VDD2先上升的情况(电源VDD1接通， 电源VDD2关断的状态)。当电源VDD1上升时，因为不从电流生成电路向节 点ND4流过电流，所以，电平移位电路LSC1进行和图9表示的电平移位电路 LSC同样的动作。接着，说明电源VDD2比电源VDD1先上升的情况(电源VDD1关断， 电源VDD2接通的状态)。在该情况下，在电流生成电路CG中生成了电流。该 电流流向电流生成电路CG (电源VDD2) —节点ND4—偏置电路BC—寄生二 极管PD1—关断状态的电源VDD1。此时，节点ND4的电压状态成为比电源 VDD1高寄生二极管PD1的正向电压Vf和由于偏置电路BC而上升的电压部分 的状态。此外，对于此时的节点ND4的电压状态来说，以比N沟道MOS晶体 管N2成为导通状态的阈值电压高的方式设定偏置电路。其结果是，N沟道MOS 晶体管N2导通，节点ND2-3的电压状态成为互补，电平移位器LS的动作稳定。 其后，当电源VDD1上升时，不流过来自电流生成电路CG的电流，其后利用 输入信号VTN和反相器电路INV1-INY2针对电平移位器LS的输入信号确定， 电平移位器LS稳定iikiS行动作(通常动作)。这样，使用图l表示的半导体装置，从而能够解决现有电平移位电路LSC 中存在的电源接通时的不确定动作的问题。另外，对于电平移位器的电路结构来说，根据输入用晶体管(图l中与P 沟道MOS晶体管P3-P4以及N沟道MOS晶体管N1-N2相当)的导M/截止的状态，产生电平移位器的输出信号VOUT，如果根据预驱动器(图l中与反相器电路MV1-INV2相当)的输出信号将低电压的输入信号VIN变换为高电压的 输出信号VOUT，贝杯限于本说明书中图示的内容。 实施方式2图2表示构成图1所示的半导体装置的电流生成电路CG和偏置电路BC 的具体例。在图2表示的电路的结构中，对和图1表示的结构对应的部分附以 相同的参考符号，省略其详细的说明。另外，在图2中省略电平移位电路LSC1 的详细的电路结构，在以后的说明中使用图l中表示的电平移位电路LSC1的 参考符号说明。电流生成电路CG具有P沟道MOS晶体管P6-P8。 P沟道MOS晶体管P6 连接在电源VDD2和节点ND4之间。P沟道MOS晶体管P7连接在电源VDD2 和节点ND7之间。P沟道MOS晶体管P6-P7的栅极分别与节点ND7连接。该 P沟道MOS晶体管P6-P7构成电流镜电路。P沟道MOS晶体管P8连接在节点ND7和基准电源GND之间，用作恒流 源。P沟道MOS晶体管P8的栅极接受电源VDDl，利用其电压电平决定导通、 非导通状态，P沟道MOS晶体管P8导通时，电流镜电路进行动作。偏置电路BC由电阻元件R1构成。也可以将布线等的寄生电阻用作电阻元 件Rl ，但是因为需要使节点ND4的电压为N沟道MOS晶体管N2成为导通的 阈值以上的值，所以，为了得到足够的电阻值，也可以在寄生电阻之外另外配 置电阻。但是，对于该电阻元件R1来说，作itt通常动作时不发生由于延迟引 起的动作速度不成为问题等的动作问题的程度的电阻值。作为电阻元件R1的具 体例，可以举出多晶硅电阻或扩散电阻。如果是扩散电阻，则也可以利用P沟 道MOS晶体管P6的P+扩散区域。接着，说明在使用图2表示的电流生成电路CG和偏置电路BC的情况下 的、电平移位电路LSC1的电源接通时的上升动作。首先，说明电源VDD1比电源VDD2先上升的情况(电源VDD1接通、 电源VDD2关断的状态)。当电源VDD1上升时，P沟道MOS晶体管P8成为 非导通状态。因此，P沟道MOS晶体管P7中不流过电流，P沟道MOS晶体管 P6中不流过电流。即，不从电流发生电路CG向节点ND4流过电流，电平移位 电路LSC1进行与在图9的电平移位电路LSC中电源VDD1比电源VDD2先上升的情况同样的动作。接着，说明电源VDD2比电源VDD1先上升的情况(电源VDD1关断、 电源VDD2接通的状态)。在该情况下，因为电源VDD1未上升，所以P沟道 MOS晶体管P8成为导通状态，作为恒流源进行动作，在P沟道MOS晶体管 P7中流过电流。因为P沟道MOS晶体管P6-P7构成电流镜电路，所以，在P 沟道MOS晶体管P6中也流过相同方向电流。g口，从电流生成电路CG(P沟道 MOS晶体管P6)向节点ND4流过电流，该电流Mii节点ND4—电阻元件R— 寄生二极管PD1流向反相器电路INV2的电源VDD1。此时，对于节点ND4的 电压状态来说，由于电阻元件Rl而上升，变得比N沟道MOS晶体管N2成为 导通状态的阈值电压高，电平移位器LS的动作稳定。此时，对于节点ND4的电压状态来说，当将流过偏置电路BC的电流作为 I、构成偏置电路的电阻元件R1的电阻值作为R时，为IR+Vf (将关断状态的 电源VDD1的电压作为基准)。其后，如果电源VDD1上升，则P沟道MOS 晶体管P8成为非导通状态，不从电流生成电路CG向节点ND4流过电流。以 后，成为通常动作，禾,输入电压信号VIN—反相器电路INV1—反相器电路 MV2，在节点ND4上输入与输入到节点ND1的信号互补的信号，电平移位器 LS稳定iikitfi^力作。这样，使用图2表示的电流生成电路CG和偏置电路BC，从而能够解决在 现有电平移位电路LSC中存在的电源接通时的不确定动作的问题。图3表示偏置电路BC的变形例。图3表示的电路的结构是图2中表示的 偏置电路BC的变形例，其整体结构和图2同样。因此，虽然未图示，但是向 对应的部分附以相同的参考符号，在以后的说明中使用。在偏置电路BC中，使用并联在节点ND4和节点ND5之间的P沟道MOS 晶体管Pbc和N沟道MOS晶体管Nbc。P沟道MOS晶体管Pbc和N沟道MOS 晶体管Nbc构成所谓的传输门。对于P沟道MOS晶体管Pbc来说，栅极接受 基准电源GND，对于N沟道MOS晶体管Nbc来说，栅极接受电源VDD1。另 夕卜，P沟道MOS晶体管Pbc的背栅极(back gate)接受电源VDD2， N沟道 MOS晶体管Nbc的背栅极接受基准电源GND。接着，说明使用图3表示的偏置电路BC的情况下的电平移位电路LSC1 的电源接通时的上升动作。首先，说明电源VDD1比电源VDD2先上升的情况(电源VDD1接通、 电源VDD2关断的状态)。当电源VDD1上升时，N沟道MOS晶体管Nbc成为导通状态。在该情况下，电平移位器LS进行和在图9的电平移位电路LSC中电源 VDD1比电源VDD2先上升的情况同样的动作。接着，说明电源VDD2比电源VDD1先上升的情况(电源VDD1关断、 电源VDD2接通的状态)。在该情况下，在偏置电路BC中，P沟道MOS晶体 管P9成为导通状态，N沟道MOS晶体管Nbc成为非导通状态。此时，来自电 流生成电路CG的电流通过节点ND4~P沟道MOS晶体管Pbc—寄生二极管 PD1 ，流向反相器电路INV2的电源VDD1 。此时，P沟道MOS晶体管Pbc成 为二极管连接，所以，节点ND4的电压状态成为由于该二极管连接弓跑的源极 漏极间电压和寄生二极管PD1的正向电压之和(将关断状态的电源VDD1的电 压作为基准电压)，变得比N沟道MOS晶体管N2成为导通状态的阈值电压高， 针对电平移位器LS的输入信号确定，动作稳定。其后，当电源VDD1上升时， N沟道MOS晶体管Nbc成为导通状态。在该瞎况下，通过输入电压信号VIN— 反相器电路INV1—反相器电路DW2—偏置电路BC，在节点ND4上输入与输 入到节点ND1的信号互补的信号，电平移位器LS稳定地进行动作。这样，当使用图3表示的偏置电路BC时，和图2表示的偏置电路BC同 样地，能够解决电源接通时的电平移位器的不确定动作的问题。并且，在图3 的偏置电路BC中，使用P沟道MOS晶体管Pbc和N沟道MOS晶体管Nbc， 从而能够比图2的偏置电路BC中的电阻元件R1縮小布局面积。图4表示图2所示的半导体装置的布局配置的概略图。在图4表示的布局 的结构中，对与图l以及图2中表示的结构对应的部分附以相同的参照符号。在图4中，将在图2中表示的半导体装置整体的布局分成三个± 表示。 所谓三个块，是包含电平移位器MVl-INV2的反相器i央INVB、包含电流生成 电路CG和偏置电路BC的输入信号确定块IFB、包含电平移位器LS的电平移 位器块LSB。在图9表示的现有的电平移位电路LSC的布局中，作成由反相器i央INVB 和电平移位器块LSB构成的布局。在本发明的布局中，是在现有的布局上加上 了输入信号确定块IFB的结构。对于输入信号确定块IFB的动作来说，如用图2的动作说明的那样，在和反向器譜2之间流过电流，利用该电流确定针对电平移位器LS的输入信号的状态。艮卩，对于输入信号确定块IFB来说，舰反相 器土央MVB和电平移位器i央LSB这两块进，界力作。因此，在本发明的布局配置 中，当在反相器±央INVB和电平移位器±央LSB之间配置输入信号确定块IFB时， 會^)多减小布局面积。 实施方式3图5是概略表示本发明的实施方式3的半导体装置的整体结构的图。在图 5表示的电路的结构中，对与图1以及图2中表示的结构相对应的部分附以相同 的参照符号，省略其详细的说明。在图5表示的半导体装置中，是如下结构除了图2的半导体装置的结构 之夕卜，还具有电平移位电路LSC12-LSC13、 P沟道MOS晶体管P62-P63、电阻 元件R12-R13、节点ND42-ND43、 ND52-ND53。如图5所示，作成多个电平移位电路(图5中将具有三个电平移位电路的 情况作为一例示出)共有电流生成电路CG的一部分(P沟道MOS晶体管P7-P8) 的结构。在具有多个电平移位电路的半导体装置中，如果是图5那样的结构， 则与电平移位电路分别具有电流生成电路CG的结构相比，能够减小电路整体 的面积。如图5所示，在具有多个电平移位电路的半导体装置中，为了防止不确定 动作，在使针对多个电平移位电路的输入信号的电压升压用的电路的一部分中， 使用利用了电流镜电路的电流生成电路CG。在该情况下，多个电平移位电路能 够共有一部分电流生成电路CG，作为半导体装置整体，能够由小规模的电路结 构实现。实施方式4图6是概略表示本发明的实施方式4的电流生成电路CG的整体结构的图。 在图6表示的电路的结构中，对与图1以及图2中表示的结构对应的部分附以 相同的参照符号，省略其详细的说明。对于图6表示的电流生成电路CG来说，除了图2表示的电流生成电路CG 的结构之外，还具有P沟道MOS晶体管P9-P11 、 N沟道MOS晶体管N4-N5 。N沟道MOS晶体管N5连接在电源VDD1和P沟道MOS晶体管P8的栅 极之间，其栅极接受比N沟道MOS晶体管N5的阈值电压N5Vth大、并且电源VDD1的电压以下的基准电压Vref (N5Vth<Vref《VDDl)。另夕卜，N沟道 MOS晶体管N5的背栅极接受基准电源GND。P沟道MOS晶体管P10和N沟道MOS晶体管N4串联在电源VDD2和基 准电源GND之间，P沟道MOS晶体管P10的栅极连接到ND7， N沟道MOS 晶体管N4的栅极接受电源VDD1 。在P沟道MOS晶体管P10和N沟道MOS 晶体管N4之间存在节点ND8。P沟道MOS晶体管P9连接在电源VDD2和节点ND7之间，P沟道MOS 晶体管Pll连接在电源VDD2和P沟道MOS晶体管P8的栅极之间。P沟道 MOS晶体管P9和P沟道MOS晶体管Pl 1各自的栅极连接到节点ND8上。另夕卜，N沟道MOS晶体管N4的电流驱动能力与P沟道MOS晶体管P10 的电流驱动能力(例如，MOS晶体管的栅电极宽度)相比，充分大。另外，P 沟道MOS晶体管P8的电流驱动能力相对于P沟道MOS晶体管P9的电流驱动 能力充分大。另外，N沟道MOS晶体管N5的电流驱动能力相对于P沟道MOS 晶体管Pl 1的电流驱动能力充分大。P沟道MOS晶体管P9-P11以及N沟道MOS晶体管N4-N5以抑制电流生 成电路CG的漏电流为目的。以后，说明电源接通时的上升动作。首先，说明电源VDD1比电源VDD2先上升的情况。在该情况下，因为成 为电流生成电路CG包含的电流镜的动作电源的电源VDD2未上升，所以不从 电流生成电路CG向节点ND4流过电流。在该情况下，在电平移位器LS中， 电源VDD1比电源VDD2先上升，所以，不发生不确定动作，稳定地进行动作。接着，说明电源VDD2比电源VDD1先上升的情况。在该情况下，因为电 源VDD1未上升，所以N沟道MOS晶体管N4成为非导通状态，N沟道MOS 晶体管N5成为导通状态。此时，因为N沟道M0S晶体管N5的电流驱动能力 相对于P沟道MOS晶体管Pll的电流驱动能力充分大，所以，P沟道MOS晶 体管P8成为导通纟犬态，因为P沟道MOS晶体管P8的电流驱动能力相对于P 沟道MOS晶体管P9的电流驱动能力充分大，所以，P沟道MOS晶体管P8作 为恒流源进行动作，禾,由P沟道MOS晶体管P6-P7构成的电流镜电路，从电 流生成电路CG向节点ND4流过电流。此时，因为P沟道MOS晶体管P10也 成为导通状态，所以，节点ND8变成与VDD2相同的电位，P沟道MOS晶体 管P9以及P11成为非导通状态。另外，在电平移位电路整体中，与图2表示的电平移位电路LSC1同样地进行动作。并且，说明电源VDD]和电源VDD2双方上升后的状态。此时，因为N 沟道MOS晶体管N4的电流驱动能力与P沟道MOS晶体管P10的电流驱动能 力相比充分大，所以，节点ND8被剩申到基准电源GND的电压。栅极接受该 节点ND8的电压，P沟道MOS晶体管P9和P沟道MOS晶体管Pll成为导通 状态。对于P沟道MOS晶体管P6、 P沟道MOS晶体管P7、 P沟道MOS晶体 管P10来说，分别通过P沟道MOS晶体管P9，在栅极接受电源VDD2。因为 P沟道MOS晶体管P6、 P沟道MOS晶体管P7、 P沟道MOS晶体管P10在源 极也接受电源VDD2，所以，源极和栅极成为相同电位，成为非导通状态。另 夕卜，此时，N沟道MOS晶体管N5成为非导通状态，P沟道MOS晶体管P8的 栅极通过P沟道MOS晶体管Pl 1接受电源VDD2 ， P沟道MOS晶体管P8成 为非导通状态。此时，成为电流生成电路CG和电平移位电路LSC1之间的漏电流的路径 的P沟道MOS晶体管P6是非导通状态，所以能够抑制漏电流。除了防止电平移位器LS的不确定动作的效果之外，作ite电源VDD1和 电源VDD2共同上升后，使位于电流生成电路CG的电流泄漏的路径中的晶体 管的栅极电压和源极电压为相同电位的电路结构，由此，能够抑制由电流生成 电路CG弓胞的漏电流。另外，即使在本实施方式中，也和图5表示的半导体 装置同样地，多个电平移位电路共有电流生成电路CG，育詢多削减半导体装置整 体的面积。对于本实施方式使用的基准电压Vref来说，是大于N沟道MOS晶体管 N5的阈值电压N5Vth、小于等于电源VDD1的电压的值即可，所以可以将其电 压范围取得宽。另外，如果将基准电压Vref设定在比N沟道MOS晶体管N5 的阈值电压N5Vth大、且为电源VDD1的电压以下的范围内，则不需要与电平 移位器的状态匹配地控制基准电压Vref的电压状态，也不需要设置控制电路。实施方式5图7是概略表示本发明的实施方式5的应用了电平移位电路的系统的整体 结构的图。如图7所示，在组合电源系不同的电路来使用的情况下，在不同的 电源系之间需要电平移位器。该系统由用VDD2系的电路构成的相位同步电路PLL、用VDD1系的电路构成的逻辑电路LC、和连接在相位同步电路PLL与逻辑电路LC之间的电平移 位电路LSC1-LSC3以及下拉电路PDC构成。但是，在该情况下，电源的电压 为VDDKVDD2。例如，该系统内置在LSI (LSI: Large Scale Integration)中。对于相位同步电路来说，例如，在专利文献5 (特开2005—20083号公报) 以及专利文献6 (特开2003--78410号公报)中示出。图7表示的相位同步电路PLL由相位比较器PC、低通滤波器LPF、振荡 器VCO、选择器SL、分频器FD构成。相位同步电路PLLM31下拉电路PDC 向逻辑电路LC供给时钟信号。另外，对于相位同步电路PLL来说，由逻辑电 路LCffl31电平移位电路LSCl以及电平移位电路LSC3被控制。对于相位同步 电路PLL的振荡器VCO来说，在从电平移位电路LSC1输入的信号是激活信 号时进行振荡，是非激活信号时停止。另外，对于选择器SL来说，在从电平移位电路LSC3输入的信号是非激活 信号时，直接向相位比较器PC输出来自分频器FD的信号，在信号是激活信号 时，向相位比较器PC输出通过电平移位电路LSC2从逻辑电路LC反馈的时钟 信号。在相位同步电路PLL内部，相位比较器PC比较来自外部的时钟输入和 被反馈的信号的相位，禾,从其输出中用低通滤波器LPF除去了高频成分的信 号控制振荡器VCO。在电平移位电路LSC1-LSC3中，以往应用图9所示那样的电平移位电路 LSC。在电源VDD1关断、电源VDD2接通的状态时，如对于图9说明的那样， 电平移位电路LSC的输出不确定。此时，在图7的系统中，在电平移位电路LSC1以及电平移位电路LSC3 的输出信号成为激活信号的情况下，动作上发生问题。即，当电平移位电路LSC1 以及电平移位电路LSC3的输出信号成为激活信号时，振荡器VCO进行振荡。 另外，电源VDD1是关断的状态，逻辑电路LC不动作，所以，在相位比较器 PC上不通雌择器SL输入时钟信号。因此，振荡器不被适当地控制，以能够 的最大振荡频率动作。因此，产生如下问题比通常动作时多地消费电流。另外，在/Xi^状态变成电源VDDl接通的情况下，在到振荡器VCO被 适当地控制之前的期间，在逻辑电路LC上输入比通常动作时的频率高的时钟， 在接通电源VDD1后，流过较大的电流。这样的消费电流的增加有时成为LSI搭载板整体的意外的电压陶氐以及动作不良的原因。在电平移位电路LSC1以及电平移位电路LSC3中，使用本发明中表示的 电平移位电路(例如，图l的半导体装置)，由此，在仅电源VDD1关断时，能 够使振荡器VCO确定为停止的状态，肖^I多避免由于不确定动作弓l起的问题。实施方式6图8是概略表示本发明的实施方式6的应用电平移位电路的系统的整体结 构的图。在图8表示的电路中，输出端口 OP1-OP4以及模拟端口 AP是将电源VDD1 作为动作电源的电路VDD1C的一部分，输入输出端口 IOP和输出端口 0P5是 将电源VDD2作为动作电源的电路VDD2C的一部分。此外，电源VDD1 <电 源VDD2。另外，传输门TG1-TG3分别接受利用电平移位电路LES1-LES3变 换为电源VDD2电平后的信号并进行动作。模拟端口 AP从输入输出端口 IOP和输出端口 OP5的任何一个端口输入信 号。对于输入输出端口 IOP来说，向模拟端口AP输出信号，或者从输出端口 OP2输入被信号。输出端口OP5向模拟端口 AP输出信号。另外，由接^Mil 电平移位电路从电路VDD1C输入的控制信号的传输门TG1-TG3选择在哪一个 端口中输入输出信号。传输门TG1通过电平移位电路LES1接受来自输出端口 0P1的控制信号， 并被控制。传输门TG2通过电平移位电路LES2接受来自输出端口 OP3的控制 信号，并被控制。传输门TG3ffl31电平移位电路LES3接受来自端口OP4的控 制信号，并被控制。在具有这样路径的电路中，当使用图9所示那样的具有不确定动作的可能 性的现有的电平移位电路时，产生以下那样的问题。在电源VDD1关断、电源 VDD2接通的状态时，由于电平移位电路LES2-LES3的不稳定动作，意外的控 伟W言号输入传输门TG2-TG3，所以有时传输门TG2以及TG3这二者成为导通 状态。此时，在输入输出端口IOP和输出端口OP5之间也形成信号的路径，向 输入输出端口IOP输入意外的信号，所以有时电路VDD2C发生误动作。在这样的电路中，在电平移位电路LES2-LES3中使用例如实施方式1中表 示的能够防止不确定动作的电平移位电路，从而育,防止电路整体的误动作。这样，在根据电平移位电路的输出进行控制的传输门电路中，通过电平移位电路的不确定动作，有时发生意外的信号脉冲。在该电平移位电路中应用本 发明，从而能够防止意外的信号脉冲的发生。另外，利用电平移位电路进行控 制的电路不限于传输门。本发明育滩解决电源接通时的不确定动作的问题，會,实现稳定的动作的 电平移位电路。符号说明VIN是输入信号，VOUT是输出信号，VDD1-VDD2是电源， GND是基准电源，LSC、 LSC1-LSC3是电平移位电路，ND1-ND8是节点， INV1-INV3是反相器电路，Pl-Pll是P沟道MOS晶体管，Nl-N5是N沟道 MOS晶体管，PD1-PD2是寄生二极管，CG是电流生成电路，BC是偏置电路， PLL是相位同步电路，LC是逻辑电路，PDC是下拉电路，IOP是输入输出端口， OPl-OP5是输出端口， AP是模拟端口， LES1-LES3是电平移位电路，TG1-TG3 是传输门。
权利要求
1.一种半导体装置，具备电平移位电路，具备电平移位器，该电平移位器具有通过反相器电路被输入第一电压信号的输入用晶体管，根据所述输入用晶体管的状态对输出信号进行输出，从所述第一电压信号向电压比所述第一电压高的第二电压信号变换，电路，在所述电平移位电路中在比第一电源先接通电压比第一电源高的第二电源的情况下，产生针对所述输入用晶体管的输入信号。
2. 根据权利要求1的半导体装置，其中，所述反相器电路与所述第一 电源连接并由在内部形成有寄生二极管的晶体 管构成，产生所述输入信号的电路具有电流生成电路，在比所述第一电源先接通 所述第二电源时，M所述寄生二极管向与所述反相器电路连接的关断状态的 第一电源流过电流；偏置电路，连接在所述电流生成电路和所述反相器电路之 间，接受所述电流并设定所述输入用晶体管的输入信号的电压状态。
3. 根据权利要求2的半导体装置，其中，所述电流生成电路具有电流镜电路，该电流镜电路在比所述第一电源先接 通所述第二电源时生成所述电流。
4. 根据权利要求3的半导体装置，其特征在于，所述电流镜电路由多个MOS晶体管构成，在所述第一电源和所述第二电 源都接通时，从共同的电源对所述电流镜电路的输出MOS晶体管的栅极和源极 提供电压。
5. 根据权利要求2的半导体装置，其中， 所述偏置电路是电阻元件。
6. 根据权利要求2的半导体装置，其中， 所述偏置电路是传输门。
7. —种半导体装置，其特征在于，具备电平移位电路，其具有电平移位器和反相器电路，该电平移位器具 有通过所述反相器电路被输入第一电压信号的输入用晶体管，根据所述输入用 晶体管的状态对输出信号进行输出，从所述第一电压信号向电压比所述第一电压高的第二电压信号变换，所述反相器电路与所述第一电源连接并且在内部形 成有寄生二极管；电流生成电路，在比所述第一电源先接通所述第二电源时，Mil所述寄生二极管向与所述反相器电路连接的第一电源流过电流；偏置电路，连接在所述偏置电路和所述反相器电路之间，接受所述电流并设定所述输入用 晶体管的输入信号的电压状态，所述电流生成电路和所述偏置电路布置在所述反相器电路和所述电平移位器之间。
8. —种半导体装置，其特征在于，具备利用第一电源电压进行动作的第一电源系电路；利用第二电源电压进行动作的第二电源系电路，在所述第一 电源系电路和所述第二电源系电路之间的电压信号的电平变换 中使用权利要求1的半导体装置。
9. 一种半导体装置，被供给第一电源电位和比该第一电源电位高的第二电源电位，其特征在于，具备内部电路，被供给所述第一电源电位 行动作，输出第一内部信号；反相器电路，被供给所述第一电源电位 行动作，具有在内部形成有寄生二极管的P沟道MOS晶体管和N沟道MOS晶体管，输出使所述第一内部信 号反转后的第二内部信号；电平移位电路，具有电平移位器，该电平移位器被供给所述第二电源电位 ，行动作，输出与在第一和第二输入端子上分别输入的互补的所述第一和第 二内部信号相对应的电平移位信号；电流生成电路，在不被供给所述第一电源电位、而被供给所述第二电源电 位的情况下，向针对通过所述寄生二极管将所述第一电源电位提供给所述反相 器电路的电源节点的电流路径提供电流；以及偏置电路，连接在所述电流生成电路和所述反相器电路之间。
10. —种半导体装置，被供给第一电源电位和比该第一电源电位高的第二 电源电位，其特征在于，具备内部电路，被供给所述第一电源电位 行动作，输出第一内部信号； 反相器电路，被供给所述第一电源电位 行动作，具有在内部形成有寄 生二极管的P沟道MOS晶体管和N沟道MOS晶体管，输出4妙万述第一内部信号反转后的第二内部信号；多个电平移位电路，分别具有电平移位器，该电平移位器被供给所述第二 电源电位^ii行动作，输出与在第一和第二输入端子上分别输入的互补的所述 第一和第二内部信号相对应的电平移位信号；电流生成电路，在不被供给所述第一电源电位、而被供给所述第二电源电 位的情况下，向针对通过所述寄生二极管将所述第一 电源电位提供给所述反相器电路的电源节点的电流路径提供电流；以及多个偏置电路，与所述多个电平移位电路对应地配置，连接在所述电流生 成电路和所述反相器电路之间。
全文摘要
本发明涉及半导体装置。能够与电源电压不同的两个电源的接通顺序无关地防止电源接通时的不确定动作。本发明的电平移位电路具有将低电压的信号变换为高电压的信号的电平移位器。在本发明的电平移位电路中设置在比低电压的电源先接通高电压的电源的情况下，设定针对电平移位器的输入用晶体管的输入信号的电压状态的单元。
文档编号H03K19/0185GK101335518SQ20081021470
公开日2008年12月31日 申请日期2008年6月27日 优先权日2007年6月29日
发明者园田乃理子, 桐谷政秀 申请人:株式会社瑞萨科技