专利名称：：负电压电平切换电路的制作方法
技术领域：
：本发明涉及集成电路设计，特别是一种用于根据输入信号的变换而使输出电压在正向电压和负电压之间切换的负电压切换电路。
背景技术：
：集成电路在运行过程中，为适应各种操作，往往会需要不同的电压。而电路的输入电压通常为单一的或有限的，因此，电路设计中需要能够把输入电压转换为不同操作所需要的正高压或者负高压的电路。以快闪存储器(FlashMemory)为例，典型的NOR型Flash存储芯片的存储结构中，每一存储单元包括一个M0SFET，其栅极连接到相应的字线WL，漏极连接相应的位线BL，而所有存储单元的源极均连接到相同的源线VS上。而对存储单元进行读取、写入和擦除操作时，字线、位线和源线所需的相对电压的典型值如表一所示表一NORFlash的典型操作电压<table>tableseeoriginaldocumentpage3</column></row><table>根据现有技术，Flash或EEPROM等存储芯片的集成电路一般是使用CMOS工艺制造，并且随着工艺水平的提高，器件集成度不断提高，为了降低功耗和縮小芯片尺寸，人们希望降低单个器件的尺寸和工作电压，随着尺寸的縮小，MOS器件的击穿电压也在逐渐降低。以O.18iim工艺为例，高压管的击穿电压约为10.5V而低压管仅为7.5V。而在Flash或EEPROM等存储芯片的电路中，通常需要-6-10V的负电压，因此，在极低负电压(如-10V)和正向电压Vdd之间进行切换，以及在切换过程中防止器件被击穿是集成电路设计中必须解决的问题。而良好的设计除能实现电路基本功能外，还应满足面积小、工作稳定、转换速度快和功耗低等指标。图1是现有技术中的典型负电压电平切换电路。该电路由两个P沟道M0SFET(晶体管P101、P102)和两个N沟道MOSFET(晶体管N103，N104)构成，为了叙述方便，以下将P沟道MOSFET和N沟道MOSFET简称为P管和N管。图1中Vdd为正向电压，Vneg为负电压，输入信号Vin为在0v到Vdd之间切换的电平信号，该电路通过输入信号Vin以及Vin通过反相器Inv后得到的反向信号Vin_b分别控制P管P101和P102的导通和关断，并作用于两个构成正反馈对的N管(N103、N104)，从而控制输出电压Vout。参照图l，当输入信号Vin电压为Vdd时，反向信号Vinj3电压为Ov，此时，晶体管P101关断，而晶体管P102导通，输出电压Vout被上拉到Vdd，由于输出电压Vout连接到晶体管N103的栅极，因此，晶体管N103被导通，继而将晶体管N104的栅极电压下拉为负电压Vneg，使晶体管N104关断，从而使输出电压Vout维持在Vdd;而当输入信号Vin为0v时，反向信号Vin_b电压为Vdd，此时，晶体管P102关断，而晶体管P101导通，继而将晶体管N104的栅极电压上拉到Vdd，使晶体管N104导通，从而将输出电压Vout下拉为负电压Vneg，由于输出电压Vout连接到晶体管N103的栅极，因此，晶体管N103被关断。这样，图1的电路基本实现了电压转换和转换后电路无电流通路。但是，如图1所示的电路却存在如下缺点第一，为适应Vneg的幅值变大，必须加大P管尺寸。在MOS管工作于饱和区时，其理想饱和电流可由下述公式求得，/d=,x^x(fgs-^)2(1)其中，i^表示电子、空穴迁移率，与掺杂浓度有关，C。，取决于介电常数，对于一定的材料和掺杂浓度而言，二者为常数，Ves表示栅源电压，Vth表示阈值电压，W表示MOS管的宽度，L表示MOS管的长度。对于输入信号Vin发生变化的切换过程而言，切换过程中流过N管的电流将正比于(Ves-Vth)2，而其中对于N管，Ves=V。ut-VMg，故随着Vneg的减小(即Vneg的幅值变大)，N管的切换电流将增大。为了保证切换完成，P管的切换电流也必须增大，但是根据(1)式，P管的(Ves-Vth)绝对值为Vdd-Vth为定值，为了增大饱和电流，必须增大;。但是，长度L一般由CMOS制程的工艺条件决定，不能随便减小，即为增大此比值，必须增加宽度W。根据集成电路制造原理，由于P沟道的主要载流子为空穴，为了获得与以电子为主要载流子的N沟道晶体管相同的导电能力，P管面积本就需要比N管大数倍，因此增加P管宽度W，将导致电路版图面积的显著增大。第二，根据上述分析，随着Vneg的减小，切换电流将增大，显然切换功耗亦将增大。而对于当前的工艺，在O.18iim或更小尺寸的条件下，切换功耗已经在电路总功耗中占据相当大的比例，因此，切换功耗的增大将给电路整体带来很大影响。第三，电路工作不稳定，电路的切换速度受到Vdd影响，在电路运行中，如果Vneg降低，或者Vdd降低，均会导致切换速度下降，且若二者降低到超过一定程度以致于P管的饱和导通电流小于N管的饱和导通电流，即P管无法提供足够的电流导通能力，电路将进入亚稳态，电压无法进行切换，并造成很大的直流功耗。为了解决上述问题，申请号为03156368.6，申请日为2003年9月5日，名为"负电压电平转换电路"，授权公告号CN12005160的中国发明专利公开了一种改进的电路结构，如图2所示。从图2可见，该电路包括CMOS反相器，其输入端连接输入电压；第一个反相器，其由第一PMOS管P201和第一NMOS管N205构成，连接在CMOS反相器的输入端和负高压输入端之间；第二个反相器，由第二PMOS管P202和第二NMOS管N206构成，连接在CMOS反相器的输出端和负高压输入端之间，其输出端是所述负电压电平转换电路的输出端；该输出端输出的高电平是由所述第二PM0S管P202传输的，该输出端输出的低电平是由所述第二NMOS管N206传输的；所述第一个反相器的输入端连接第二个反相器的输出端，第一个反相器的输出端连接第二个反相器的输入端，使第一个反相器和第二个反相器成为输出电压的正反馈通道；在CMOS反相器的输入端和第一个反相器的输出端之间连接栅极接地的第三PM0S管P203，以提供第二个反相器的初始电压；在CMOS反相器的输出端和第二个反相器的输出端之间连接栅极接地的第四PMOS管P204，以提供第一个反相器的初始电压。该电路同样是用反相器使两支路处于不平衡状态，冀以减小电平转换时所需的驱动电流，再通过正反馈电路完成信号切换，并用两个栅极接地的P管加大上拉的驱动能力，加快翻转速度。但是，由于P管的源极不是直接接VDD，而是接到输入信号Vin或反向信号输入信号Vin_b上，因此虽然该电路能使整个负高压电平转换电路在输入电压降低的时候，电路仍然能正常工作，但是对这样的结构，在P管使用相同面积的情况下，上拉电流至及前述电路的1/4，亦即如果要达到相同的上拉电流，P管面积则要增大4倍，同时，增加P管也会显著增加电路的版图面积。故此，该电路仍存在诸多不足。
发明内容本发明的目的即在于克服现有技术的上述缺陷，解决为适应Vneg的幅值变大，必须加大P管尺寸的问题，减小切换功耗，并保证切换稳定。为此，本发明提供了一种负压切换电路，连接到正向电压Vdd和一负电压Vneg，并根据输入信号Vin切换输出电压Vout，其特征在于，所述电路包括一个反相器和源极、漏极连接在正向电压Vdd和负电压Vneg之间的两组晶体管，其中第一组晶体管中包括第一插入N管；第一上拉P管，其源极连接到正向电压Vdd，漏极连接到第一插入N管的漏极；第一正反馈N管，其源极连接到负电压Vneg，漏极连接到第一插入N管的源极；第二组晶体管中包括第二插入N管；第二上拉P管，其源极连接到正向电压Vdd，漏极连接到第二插入N管的漏极，且二者之间的节点连接输出电压Vout;第二正反馈N管，其源极连接到负电压Vneg，漏极连接到第二插入N管的源极；且所述第一插入N管和第一上拉P管的栅极连接到输入信号Vin，第一正反馈N管的栅极连接输出电压Vout;所述第二插入N管和第二上拉P管栅极连接到反相器的输出端，反相器的输入端连接输入信号Vin;第二正反馈N管的栅极连接到第一插入N管和第一上拉P管漏极之间的节点。本发明的有益效果在于，通过增加隔离N管的方式，在几乎不增加版图面积的条件下对电路性能作出改进；与现有技术相比，能够减小相同导通条件下P管所需的导通电流，从而能减小所需的P管尺寸；并且本发明的电路能加快电压切换速度和减小切换功耗。图1是现有技术负电压电平转换电路实施例一的电路图2是现有技术负电压电平转换电路实施例二的电路图3是本发明负电压电平转换电路实施例一的电路图。具体实施例方式本发明负电压电平切换电路如图3所示。其包括反相器1307，两个P沟道金属氧化物半导体场效应晶体管(M0SFET)P301、P302;4个N沟道金属氧化物半导体场效应晶体管(M0SFET)N303、N304、N305、N306;为了叙述方便，以下将MOSFET简称为晶体管，将P沟道金属氧化物半导体场效应晶体管(M0SFET)简称为P管，N沟道金属氧化物半导体场效应晶体管(MOSFET)简称为N管。请参阅图3，其中Vdd为正向电压，Vneg为负电压，Vin为输入信号，Vin输入信号经过反向器I307后得到反向输入信号为Vinj3，负电压电平切换电路的输出为Vout。在正向电压Vdd和负电压Vneg之间有两组晶体管电路，第一上拉P管P301、第一插入N管N303和第一正反馈N管N305的源、漏极依序串联构成第一组晶体管电路，第一上拉P管P301的源极S301连接到正向电压Vdd，其漏极D301连接到第一插入N管N303的漏极D303，第一插入N管N303的源极S303与第一正反馈N管N305的漏极D305相接，第一正反馈N管N305的源极接负电压Vneg;第二组晶体管电路由第二上拉P管P302、第二插入N管N304和第二正反馈N管N306的源、漏极依序串联构成，第二上拉P管P302的源极S302连接到正向电压Vdd，其漏极D302连接到第二插入N管N304的漏极D304，输出Vout连接到二者之间的节点，第二插入N管N304的源极S304与第二正反馈N管N306的漏极D306相接，第二正反馈N管N306的源极接负电压Vneg;而两组晶体管电路通过栅极的控制作用构成反相器和正反馈通道，第一上拉P管P301和第一插入N管N303的栅极G301、G303连接到输入信号Vin，第二上拉P管P302和第二插入N管N304的栅极G302、G304连接到反向输入信号Vin_b，第一正反馈N管N305的栅极G305连接到输出Vout，第二正反馈N管N306的栅极G306则连接到第一上拉P管P301的漏极D301与第一插入N管N303的漏极D303之间的节点Vout_b。各个P沟道M0SFET，即第一、二上拉P管P301、P302的衬底(基极)连接到正向电压Vdd，而各个N沟道M0SFET，即第一、二插入N管N303、N304和第一、二正反馈N管N305和N306的衬底(基极)连接到负电压Vneg。其中，各个晶体管的源、漏、栅极标记S301306，D301306，G301306是为叙述清晰而引入各个晶体管电极的代号，其并非附图标记。根据模拟电子技术的一般常识和电路符号表示，本领域的普通技术人员结合说明书的内容，当可轻易将上述电极代号与附图中的相应电极节点相对应。本发明的电路相当于在现有技术图1的电路中，在两个正反馈支路分别加入了一个插入N管。其工作过程如下当输入信号Vin电压为Vdd时，反向信号Vin—b电压为0v，此时，第一上拉P管P301关断，而第二上拉P管P302导通，第二插入N管N304关断，输出电压Vout被上拉到Vdd，由于输出电压Vout连接到第一正反馈N管N305的栅极，因此，第一正反馈N管N305被导通，同时，由于第一插入N管N303的栅极电压也为Vdd，第一插入N管N303导通，继而将第二正反馈N管N306的栅极电压下拉为负电压Vneg，使第二正反馈N管N306关断，从而使输出电压Vout维持在Vdd;而当输入信号Vin变为0v时，反向信号Vin_b电压变为Vdd，此时，第一上拉P管P301导通，第一插入N管N303关断，继而将第二正反馈N管N306的栅极电压上拉到Vdd，使第二正反馈N管N306导通，同时，第二上拉P管P302关断，而由于第二插入N管N304的栅极变电压为Vdd，第二插入N管N304导通，从而将输出电压Vout下拉为负电压Vneg，由于输出电压Vout连接到第一正反馈N管N305的栅极，因此，第一正反馈N管N305被关断。这样，实现了当输入信号Vin在Vdd和0v之间变换时，输出Vout在Vdd和负电压Vneg之间的转换。在本发明的转换过程中，各个晶体管的转换状态及电压如下表所示表一Vin从0V变为Vdd过程中电路状态变化6<table>tableseeoriginaldocumentpage7</column></row><table>常强，几乎不会对下拉速度造成任何影响；而由于上拉支路能很快地上拉，因此正反馈N管(第一正反馈N管N305)的栅极电压上升很快，加快了下拉电流增大的速度。这样，通过上拉支路和下拉支路的正反馈作用，能大大加快电路的切换速度。第三，由于插入N管(第一、二插入N管N303、N304)的隔断作用，当Vdd大幅降低时，电路也能正常工作。根据对本发明电路的仿真结果，当Vneg=-8v时，即使Vdd降低到1.5v，电路也能正常、快速地切换。第四，在电平切换过程中，P管源极直接接Vdd，上拉能力强；而插入N管(第一、二插入N管N303、N304)的栅极电压在Vdd和0而不是Vneg之间进行切换，这就大大降低了插入N管的导通电流。因此，上拉支路的下拉电流变弱，有利于提高上拉的速度。切换电流的减小和切换速度的提高将从两个方面同时对切换功耗的下降作出贡献。同时，由于下拉电流变弱，还可以大大减小P管尺寸。综上所述，与现有技术相比，在达到相同电压切换目的的前提下，本发明的电路可以縮小版图面积，增大转换速度同时降低功耗。根据仿真和测试结果，该本发明电路在版图面积比现有技术图1小一半，比图2的电路小3/4的情况下，翻转速度仍比它们快，同时功耗大大降低。特别是在Vdd很低时，电平切换速度比图1和图2的结构快7倍以上，例如Vdd=1.8V时，本发明切换速度为2.4ns而现有技术为17ns。8权利要求一种负电压电平切换电路，连接到正向电压Vdd和一负电压Vneg，并根据输入信号Vin切换输出电压Vout，其特征在于，所述电路包括一个反相器和源极、漏极连接在正向电压Vdd和负电压Vneg之间的两组晶体管，其中第一组晶体管中包括第一插入N管；第一上拉P管，其源极连接到正向电压Vdd，漏极连接到第一插入N管的漏极；第一正反馈N管，其源极连接到负电压Vneg，漏极连接到第一插入N管的源极；第二组晶体管中包括第二插入N管；第二上拉P管，其源极连接到正向电压Vdd，漏极连接到第二插入N管的漏极，且二者之间的节点连接输出电压Vout；第二正反馈N管，其源极连接到负电压Vneg，漏极连接到第二插入N管的源极；且所述第一插入N管和第一上拉P管的栅极连接到输入信号Vin，第一正反馈N管的栅极连接输出电压Vout；所述第二插入N管和第二上拉P管栅极连接到反相器的输出端，反相器的输入端连接输入信号Vin；第二正反馈N管的栅极连接到第一插入N管和第一上拉P管漏极之间的节点。全文摘要一种负电压电平切换电路，包括2个插入N管；2个上拉P管，其源极连接到正向电压Vdd，漏极分别连接到插入N管的漏极；2个正反馈N管，其源极连接到负电压Vneg，漏极分别连接到2个插入N管的源极；以第二插入N管和第二上拉P管之间的节点为输出Vout，第一插入N管和第一上拉P管的栅极连接到输入信号Vin，第一正反馈N管的栅极连接输出电压Vout；所述第二插入N管和第二上拉P管栅极连接到反相器的输出端，反相器的输入端连接输入信号Vin；第二正反馈N管的栅极连接到第一插入N管和第一上拉P管漏极之间的节点。能够减小相同导通条件下P管所需的导通电流，减小P管面积；且能加快电压切换速度和减小切换功耗。文档编号H03K19/0185GK101764605SQ200810240460公开日2010年6月30日申请日期2008年12月23日优先权日2008年12月23日发明者胡洪申请人:北京芯技佳易微电子科技有限公司