半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及 一 种具有阻抗可调的输出緩冲器的半导体器件。
背景技术：
近年来，半导体器件之间的数据通信速度不断增加，所以必须 减少在高速通信时出现的反射噪声。已经提出多种阻抗调节方法， 用于关于外部电阻器的电阻值来调节输出緩冲器的阻抗。
例如，专利文件1 (曰本未审专利申请公开No. 2000-183718 ) 公开了 一种将输出緩沖器的阻抗调节成外部电阻器的电阻值的方 法。
在专利文件1的图1中，通过对构成下拉虛设緩冲器的阻抗的 多个晶体管的开/关控制，使用当下拉计数器将总沟道宽度调节至外 部电阻器的电阻值时的信息，将下拉输出緩沖器的阻抗调节成外部 电阻器的电阻值的整数倍。使用当上拉计数器调节上拉虚设緩冲器 的阻抗时的信息，将上拉输出緩沖器的阻抗调节成外部电阻器的电 阻值的整数倍。对于通过上拉计数器对上拉虚设緩沖器的阻抗调节， 使用调节下拉计数器的操作信息。
例如，专利文件2 (日本未审专利申请7>开No. 2006-319968 ) 公开了 一种能够减少上拉器件和下拉器件之间的电阻失配的阻抗控 制电路及其控制方法。
具体而言，为了补偿在上拉和下拉控制代码数据中的量化错误，通过在输出驱动器中提供补偿单元，来减少在上拉器件和下拉器件 之间的电阻失配。

发明内容
在专利文件1中的输出緩冲器的阻抗被限制成当下拉计数器将 下拉虛设緩冲器调节成外部电阻器阻抗的电阻值时的电阻值的整数倍。
此外，由于通过对多个晶体管的开/关控制来调节总沟道宽度， 所以晶体管的沟道宽度的变化影响输出緩沖器的阻抗调节并且在阻 抗中出现误差。
在专利文件2中(日本未审专利申请公开No. 2006-319968 )， 为了补偿量化误差，将补偿单元设置在输出驱动器中，所以增加了 电3各面积、。
因此，本发明的一个目的在于提供能够基于外部电阻器来调节 电阻值的阻抗调节方法和具有阻抗可调的输出緩沖器的半导体器件。
本发明的另一目的在于，提供能够基于一个外部电阻器调节两 个电阻值的阻抗调节方法和具有阻抗可调的输出緩沖器的半导体器件。
本发明的又一目的在于，提供实现减少外部电阻值和调节电阻 值之间误差的阻抗调节方法以及具有阻抗可调的输出緩冲器的半导 体器件。
本发明的再一 目的在于，提供具有小面积的电路配置且具有阻 抗可调的输出緩沖器的半导体器件。
在如本发明实施例的半导体器件中，通过代码生成器来检测由 外部电阻器和电阻调节器之间的电阻比确定的电势。代码生成器根 据检测结果调节用于电阻调节的代码信号并将每个电阻调节器的电 阻值调节成外部电阻。此外，通过用来将每个电阻调节器的电阻值 调节成外部电阻器的电阻值的代码信号，调节输出緩冲器的电阻值。在实施例的半导体器件中，通过利用代码信号来调节输出緩沖 器的电阻值，可以将该电阻值调节成外部电阻器的电阻值。


图1是根据本发明的半导体器件SD的示意图。 图2是如第一实施例的半导体器件SD1的示意图。 图3是示出第一类型的电阻调节器RA-a的配置的图。 图4是示出在第一电阻调节器RA-a的组合电阻值和上拉代码PU
之间关系的图。
图5是示出第二类型的电阻调节器RA-b的配置的图。
图6是示出在第二电阻调节器的组合电阻值和下拉代码之间关
系的图。
图7是示出代码生成器CG的配置的图。
图8是如第二实施例的半导体器件SD2的示意图。
图9是示出在上拉代码PU2和校正代码CC2之间的关系的图。
图IO是示出代码生成器CG2的配置的图。
图11是示出输出驱动器的例子的图。
图12是示出输出驱动器DR2的电阻值的图，输出驱动器DR2可 以通过驱动器DR2-1至DR2-3的开/关状态的组合实现。 图13是如第三实施例的半导体器件SD3的示意图。 图14是示出代码生成器CG3的配置的图。 图15是如第四实施例的半导体器件SD4的示意图。 图16是如第五实施例的半导体器件SD5的示意图。 图17是如第六实施例的半导体器件SD6的示意图。 图18是如第七实施例的半导体器件SD7的示意图。 图19是如第八实施例的半导体器件SD8的示意图。 图20是如第九实施例的半导体器件SD9的示意图。 图21是如第十实施例的半导体器件SD10的示意图。 图22是如第十一实施例的半导体器件SD11的示意图。
10
具体实施例方式
在诸如DDR的高速IF中，用于抑制在数据传送时出现的噪声、 反射等的输出驱动器阻抗(输出电阻)和耦合到传输线的终端电阻 器的阻抗必须匹配。然而，在实际应用中，在芯片侧的输出驱动器 的阻抗由于PVT(工艺、电压和温度)波动而波动，难以获得匹配且 导致了噪声和反射。校准电路生成与外部电阻器的电阻值相同的内 部参考电阻以使输出驱动器的阻抗与PVT波动无关地保持恒定，并 输出控制信号使得电阻值变得与外部电阻器的电阻值相同。
图1是根据本发明的半导体器件SD的示意图。基于外部电阻器 ER,通过阻抗调节器IAC，半导体器件SD生成电阻值与外部电阻器 ER的电阻值相同的内部参考电阻。通过调节由阻抗调节器IAC生成 的代码信号(PM0SC0DE和丽0SC0DE)，内部参考电阻的电阻值被调 节成外部电阻器ER的电阻值。
此外，使用当内部参考电阻的电阻值被调节成外部电阻器ER的 电阻值时生成的代码信号，构成输出驱动器DR的输出电阻器0R1和 0R2中每个的电阻值被调节成与外部电阻器ER的电阻值相等。
在内部参考电阻器和输出电阻器0R1和0R2中的每个中，例如， 均通过彼此串联耦合的电阻性元件和M0S晶体管形成的两个组(电 阻调节元件)彼此并联耦合。通过使用代码信号切换M0S晶体管的 导通/截止状态，调节电阻值。在以下实施例中，将省略输出驱动器 DR且将主要描述阻抗调节器IAC。
第一实施例
图2是如第一实施例的半导体器件SD1的示意图。半导体器件 SD1包括阻抗调节器IAC1和外部电阻器ER。阻抗调节器IAC1具有 用于耦合外部电阻器的焊盘PAD1、电阻调节器RA1-la、 RAl-2a和 RA1-2b以及代码生成器(代码调节器)CG1。
在该实施例中，代码生成器CG1将由外部电阻器(参考电阻器) ER和电阻调节器RAl-la之间的电阻比确定的节点ND1的电势与参考电势进行比较，根据比较结果生成代码信号(上拉信号PU1),并根
据代码信号调节电阻调节器的电阻值。代码生成器CG1通过使用用 于电阻调节器RA1-1 a的电阻值的调节的代码信号来调节电阻调节器 RAl-2a的电阻值。此外，代码生成器CG1基于代码信号(下拉代码 PD1 )调节电阻调节器RAl-2b的电阻值"艮据在由电阻调节器RAl-2a 和RAl-2b之间的电阻比确定的在节点ND2处的电势与参考电势的比 较结果，在代码生成器CG1中生成下拉代码PD1。
通过使用上述的代码信号组，调节输出驱动器的电阻值(参考 图1)。现在将描述具体电路配置和操作。
图3示出第一类型的电阻调节器RA-a的配置。图2中示出的电 阻调节器RAl-la和RA1-2a具有第一类型的电阻调节器RA-a的配置。 作为例子，第一类型的电阻调节器RA-a具有7位配置。在下文中， 电阻调节器RAx-ya和RAx-yaz (其中x, y， z为自然数)对应于第 一电阻调节器RA-a。
第一类型的电阻调节器RA-a具有由在电源电压VDD和节点 ND-al之间耦合的P沟道M0S晶体管PTO至PT6 (也写作PTn )和电 阻性元件PRO至PR6 (也写作PRn )形成的七个组(七位)。当节点 ND-al是图1中的电阻调节器RAl-la时，其耦合到节点ND1。当节 点ND-al是电阻调节器RAl-2a时，其耦合到节点ND2。第一类型的 电阻调节器RA-a还具有预驱动器电路PDCl,预驱动器电路PDC1接 收上拉代码PUl并开关(导通状态-不导通状态)驱动P沟道MOS晶 体管PTn。
第一类型的电阻调节器RA-a的电阻值通过从节点ND-a2输入的 上拉代码PUl来调节。上拉代码PUl通过预驱动器电路PDC1被输入 到对应的位。将描述上拉代码PUl由六位形成且作为基础(base) 的P沟道MOS晶体管PT6总是设置成"导通"的情况。
通过利用输入到位
到位[5]的六位中的上拉代码PUl (PU<0> 至PU<5> )逐位地-使对应的P沟道MOS晶体管PTO至PT5导通/截止， 执行第一类型的电阻调节器RA-a中的电阻调节。输入上拉代码PIK6〉的基础的位(P沟道M0S晶体管PT6)总是导通。
例如，当输入到位
到位[5]的位中的上拉代码PU〈0〉至PIK5〉 处于高电平时，P沟道MOS晶体管PTO至PT5截止，且获得仅基础位 的电阻值。另一方面，当输入到位
到位[5]的位中的上拉代码 PU〈0〉至PIK5〉处于低电平时，P沟道MOS晶体管PTO至PT5导通， 由此获得这些位中的电阻的组合电阻值。
考虑到工艺波动和ESD，选择所使用的P沟道MOS晶体管PTn的 栅极长度。作为电阻性元件PRn,使用具有尽可能小的工艺波动和温 度依赖性的元件。在实施例中，当上拉代码P〈n〉为0时，P沟道MOS 晶体管PTn截止。当上拉代码P;〉为1时，P沟道MOS晶体管PTn 导通。
图4是示出构成第一电阻调节器RA1 (电阻调节器Rl-la)的P 沟道MOS晶体管PTn和电阻性元件PRn的组的组合电阻值与上拉代 码PU1之间关系的图。横轴表示上拉代码PUl,纵轴表示电阻值。
图1中的阻抗调节器IAC将外部电阻器ER的电阻值与半导体器 件SD1中的第一电阻调节器RAl(电阻性元件PRn和P沟道MOS晶体 管PTn)的上拉代码PU1在从小值向大值变化(图4中，a —b —c —d —e —f —g)的情况下的电阻值进行比较。当电阻调节器RA1的电阻 值第一次变得小于外部电阻器ER的电阻值时，阻抗调节器IAC在时 间点(图中的"e，，)输出4企测信号。在该时间的代码成为目标上拉 代码。
调节尺寸使得P沟道MOS晶体管PTn和电阻性元件PRn的组合
具有连续性(单调性)，如图4所示。
当第一电阻调节器RA1执行上述电阻调节时，第二电阻调节器 RA2 (电阻调节器RA1-2a)也执行类似的电阻调节。第二电阻调节器 RA2具有与第一电阻调节器RA1的配置类似的配置，且接收相同的上 拉代码PU〈6: 0〉且其电阻值被调节成外部电阻器ER的电阻值。
图5示出第二类型的电阻调节器RA-b的配置。图2所示的电阻 调节器RA1-2b具有第二类型的电阻调节器RA-b的配置。作为例子，第二电阻调节器RA-b具有7位配置。此后，电阻调节器RAx-yb和 RAx-ybz(其中，x、 y和z是自然数)对应于第二类型的电阻调节器
RA-b。
第二类型的电阻调节器RA-b具有由在参考电压GND和节点 ND-b2之间耦合的N沟道M0S晶体管NTO至NT6 (也写作NTn )和电 阻性元件NR0至NR6 (也写作NRn)形成的七个组(七位)。第二类 型的电阻调节器RA-b还具有预驱动器电路PDC2,预驱动器电路PDC2 接收下拉代码PD并开关驱动N沟道MOS晶体管NTn。
通过利用位[5]到位
的六位下拉代码使N沟道MOS晶体管NT0 至NT5导通/截止，调节第二类型的电阻调节器RA-b的电阻值。基 础(N沟道MOS晶体管NT6)的位总是导通。即，当下拉代码PD1是 0时，获得仅基础位的电阻值。考虑到工艺波动和ESD，选择所使用 的N沟道MOS晶体管NTn的栅极长度。作为电阻性元件NRn，使用具 有尽可能小的工艺波动和温度依赖性的元件。
图6是示出构成第二类型的电阻调节器RA-b的N沟道MOS晶体 管NTn和电阻性元件NRn的组的组合电阻值与下拉代码PD1之间关 系的图。横轴表示下拉代码PDl,纵轴表示电阻值。
图2中所示的阻抗调节器IAC1将接收上拉代码PU1时生成的电 阻值(第一和第二电阻调节器RA1和RA2的电阻值)与在第三电阻 调节器RA3 (电阻调节器RAl-2b)的下拉代码PD1从小值向大值变 化(图6中，a —b —c —d —e —f —g)的情况下的电阻值进行比较。 当电阻调节器RA3的电阻值变得小于接收上拉代码PU1时生成的电 阻值时，阻抗调节器IAC1在时间点(图中的"e")输出检测信号。 在该时间的代码成为目标下拉代码。
调节尺寸使得N沟道MOS晶体管NTn和电阻性元件NRn的组合 具有连续性(单调性)，如图6所示。
图7示出代码生成器CG1的配置。代码生成器CG1具有第一 比较电路C1,用于将第一节点ND1的电势与由参考电势生成电路RVG 生成的参考电压VREF进行比较；以及第二比较电路C2，用于将第二行比较。代码生成器CG1还具有第一逻辑电路LCl,用于根据第一 比较电路Cl的比较结果调节上拉代码PU1;以及第二逻辑电路LC2， 用于根据第二比较电路C2的比较结果调节下拉代码PD1。作为第一 逻辑电路LC1，例如使用具有根据比较结果向上拉代码PU1加1或从 上拉代码PU1减1的计算功能的电路。反相器INV插入在上拉代码 PU1的路径中，且緩沖器BU插入在下拉代码PD1的路径中。插入它 们以将从逻辑电路输出的信号设置成适用于构成电阻调节器的每个 晶体管的类型(P沟道型/N沟道型)的信号电平。出于类似目的， 提供了后面将描述的反相器和緩沖器电路。
通过由第一比较电路Cl和第一逻辑电路LC1生成的上拉代码 PU1,第一和第二电阻调节器RA1和RA2的电阻值^皮调节成外部电阻 器ER的电阻值。通过由第二比较电路C2和第二逻辑电路LC2生成 的下拉代码PD1，第三电阻调节器RA3的电阻值被调节成由上拉代码 PU1调节的电阻值。通过使用上拉代码PU1和下拉代码PD1,输出緩 冲器的电阻值可以被调节成外部电阻器的电阻值。
在第一实施例中，通过代码生成器CG1检测根据外部电阻器(参 考电阻器)ER和电阻调节器之间的电阻比的电势。通过代码生成器 CG1,根据检测结果来调节用于电阻调节的代码信号，以将电阻调节 器的电阻值调节成外部电阻器ER的电阻值。通过用来将电阻调节器 中的每个的电阻值调节到外部电阻器ER的电阻值的代码信号，调节 输出緩沖器的电阻值。因而，通过调节输出緩沖器的电阻值，实现 对外部电阻器的电阻值的调节。
第二实施例
图8是如第二实施例的半导体器件SD2的示意图。半导体器件 SD2包括阻抗调节器IAC2和外部电阻器ER。半导体器件SD2还具有 电阻调节器RA2-la、 RA2-2a、 RA2-2b、 RA2-3a和RA2-3b以及代码 生成器CG2。
在第一实施例的阻抗调节器IAC1中，根据阻抗调节器RAl-la和RAl-2a的上^立^码PU1的电阻值的调谐泮青度(tone precision ), 出现与外部电阻器ER的电阻值的误差。电阻调节器RAl-2b的电阻 值被调节成具有该误差的电阻调节器RAl-2a的电阻值。根据也在阻 抗调节器RAl-2b中的下拉代码PD1的电阻值的调谐精度，出现与电 阻调节器RAl-2a的电阻值的误差。因此，最终电阻调节器RAl-2b 的电阻值和外部电阻器ER的电阻值之间的误差变大。结果，在电阻 调节后的电阻值和外部电阻器ER之间的误差变大。因而，在第二实 施例的阻抗调节器IAC2中，减少了第一实施例中的电阻值的调节误 差。
在该实施例中，代码生成器CG2将由外部电阻器ER和电阻调节 器RA2-la之间的电阻比确定的节点ND2-1的电势与参考电势进行比 较，根据比较结果生成代码信号(上拉信号PU2),并根据代码信号 调节电阻调节器的电阻值。代码生成器CG2通过使用用于电阻调节 器RA2-la的电阻值的调节的代码信号来调节电阻调节器RA2-2a的 电阻值。另一方面，通过从上拉代码PU2减1获得的校正代码CC2 被给至电阻调节器RA2-3a。
图9示出在上拉代码PU2和校正代码CC2之间的关系。由于当 电阻调节器RA2-1 a的电阻值变得小于外部电阻器的电阻值时的代码 是目标上拉代码，电阻调节器RA2-2a的电阻值变得小于外部电阻器 的电阻值。另一方面，被给予校正代码CC的电阻调节器RA2-3a的 电阻值变得大于外部电阻器的电阻值，该校正代码CC通过从上拉代 码减1而获得。因此，通过将电阻调节器RA2-2a的电阻值和电阻调 节器RA2-3a的电阻值设置为并联连接的组合电阻值，可以减少与外 部电阻器ER的电阻值的误差。
此外，基于代码信号(下拉代码PD2)调节电阻调节器RA2-2b 和RA2-3b的电阻值。4艮据在由电阻调节器RA2-2a和RA2-3a的组合 电阻值和电阻调节器RA2-2b和RA2-3b的组合电阻il之间的比确定 的节点ND2-2的电势与参考电势间的比较结果，生成下拉代码PD2。
图10示出代码生成器CG2的配置。代码生成器CG2具有第一
16比较电路Cl，用于将第一节点ND2-1的电势与由参考电势生成电路 RVG生成的参考电压VREF进行比较；以及第二比较电路C2，用于将 第二节点ND2-2的电势与由参考电势生成电路RVG生成的参考电压 VREF进行比较。代码生成器CG2还具有第一逻辑电路LC2-1,用 于根据第一比较电路C1的比较结果调节上拉代码PU2;以及第二逻 辑电路LC2-2，用于根据第二比较电路C2的比较结果调节下拉代码 PD2。反相器INV2-1和反相器INV2-2插入在上拉代码PU2和校正代 码CC2的^^径中，且緩冲器BU2插入在下拉代码PD2的^^径中。
第一逻辑电路LC2-1还生成通过从下拉代码PU2减1而获得的 校正代码CC2。作为第一逻辑电路LC2-1,例如使用具有根据比较结 果向上拉代码PU1加1或从上拉代码PU1减1的计算功能的电路。 为了生成校正代码，使用具有从上拉代码减1的计算功能的电路。
电阻调节器RA2-la、 RA2-2a和RA2-3a具有第一类型的电阻调 节器RA-a的配置。电阻调节器RA2-3b和RA2-2b具有第二类型的电 阻调节器RA-b的配置。通过使用上拉代码和下拉代码调节电阻值的 方法与第一实施例的方法类似，所以其详细描述将不再重复。
在第二实施例中，通过代码生成器CG2检测根据外部电阻器ER 和电阻调节器之间的电阻比的电势。通过代码生成器CG2，根据检测 结果来调节用于电阻调节的代码信号，以将电阻调节器的电阻值调 节成外部电阻器ER的电阻值。作为代码信号，代码生成器CG2生成 上拉代码PU2、下拉代码PD2和校正代码CC2。通过使用利用上拉代 码PU2调节的比外部电阻器ER的电阻值低的电阻值以及利用校正代 码CC2调节的比外部电阻器ER的电阻值高的电阻值的组合电阻值， 电阻调节器的电阻值被调节成外部电阻器ER的电阻值。
此外，通过用来将每个电阻调节器中的电阻值调节成外部电阻 器ER的电阻值的代码信号，调节输出緩沖器的电阻值。因而，通过 调节输出緩冲器的电阻值，能够实现对外部电阻器的电阻值的调节。 另外，在第二实施例中，由于使用了通过校正代码调节的比外部电 阻器的电阻值更高的电阻值和通过上拉代码调节的比外部电阻器的电阻值更低的电阻值的组合电阻值，所以可以执行关于外部电阻器 的电阻值具有较小误差的电阻调节。 第三实施例
在第一实施例的阻抗调节器IAC1中，基于一个外部电阻只能调 节一种电阻值。然而，例如，在DDR3中，指定了多个输出驱动器阻 抗和终端电阻器。必须组合至少三种电阻值且必须调节至少两种电 阻值。作为实现用于调节两种电阻值的方法，存在通过第一实施例 的阻抗调节器IAC1来耦合两种外部电阻器并调节电阻值的方法。然 而，当考虑外部电阻的成本和阻抗调节器对芯片的面积损失时，该 方法是不太实际的。
图11示出输出驱动器的例子。在输出驱动器DR2中，驱动器 DR2-1可以根据代码信号CS1将电阻值调节至240Q,驱动器DR2-2 可以根据代码信号CS2将电阻值调节至120n，且驱动器DR2-3可以 根据代码信号CS2将电阻值调节至60Q。作为驱动器DR2-3，为了减 少要生成的代码信号的数目，并联耦合每个能够将电阻值调节到 120。的驱动器。
图12示出输出驱动器DR2的电阻值，输出驱动器DR2可以通过 驱动器DR2-1、 DR2-1和DR2-3的开/关(0/X )状态的组合实现。
例如，当所有驱动器DR2-1至DR2-3都导通且通过代码信号来调节 电阻时，输出驱动器DR2可以将电阻值调节至34. 2Q。通过晶体管 的开/关(0/X )状态的组合，利用图ll的配置，可以实现七个电阻值。
具体而言，通过基于外部电阻器的电阻值生成用于调节两种电 阻值的代码信号，可以调节多个电阻值。第三实施例旨在提供一种 基于单个外部电阻器来调节两个电阻值的阻抗调节器。
图13是如第三实施例的半导体器件SD3的示意图。半导体器件 SD3包括阻抗调节器IAC3和外部电阻器ER。阻抗调节器IAC3包括 电阻调节器RA3-la、 RA3-2a、 RA3-2b、 RA3-3a (RA3-3a 1和RA3-3a2)、 RA3-3b、 RA3-4a、 RA3-4b和^f戈码生成器CG3。在该实施例中，代码生成器CG3将由外部电阻器ER和电阻调节 器RA3-la之间的电阻比确定的节点ND3-1的电势与参考电势进行比 较，根据比较结果生成代码信号(上拉信号PU3-1)，并根据代码信 号调节电阻调节器的电阻值。代码生成器CG3通过使用用于电阻调 节器RA3-la的电阻值的调节的代码信号(上拉信号PU3-1)来调节 电阻调节器RA3-2a的电阻值。
此外，基于代码信号(下拉代码PD3-1 )来调节电阻调节器RA3-2b 的电阻值。才艮据由电阻调节器RA3-2a和RA3-2b之间的电阻比确定 的节点ND3-2的电势与参考电势的比较结果生成下拉代码PD3-1。
通过使用用于调节电阻调节器RA3-la的电阻值的代码信号(上 拉代码PU3-1)来调节电阻调节器RA3-3a的电阻值。电阻调节器 RA3-la和RA3-2a具有第一类型的电阻调节器RA-a的配置。电阻调 节器RA3-3a具有作为第一类型的电阻调节器RA-a的电阻调节器 RA3-3al和RA3-3a2并联耦合的配置。即，电阻调节器RA3-3a的电 阻值是电阻调节器RA3-la或RA3-2a的电阻值的一半。
由电阻调节器RA3-3a和RA3-3b之间的电阻比确定的节点ND3-3 的电势与参考电势进行比较，根据比较结果生成代码信号(下拉代 码PD3-2),并根据代码信号调节电阻调节器RA3-3b的电阻值。通 过使用用于电阻调节器RA3-3b的电阻值的调节的代码信号(下拉代 码PD3-2),调节电阻调节器RA3-4b的电阻值。此外，基于代码信 号(上拉代码PU3-2)来调节电阻调节器RA3-4a的电阻值。根据由 电阻调节器RA3-4a和RA3-4b之间的电阻比确定的节点ND3-4的电 势与参考电势的比较结果在代码生成器CG3中生成上拉代码PU3-2。
以这样的方式，可以生成用于调节至与外部电阻器ER的电阻值 相同的电阻值的代码信号(上拉代码PU3-1和下拉代码PD3-1 )以及 用于调节至外部电阻器ER的电阻值一半的电阻值的代码信号(上拉 代码PU3-2和下拉代码PD3-2 )。
图14示出代码生成器CG3的配置。代码生成器CG3具有第一至 第四比较电路C3-1至C3-4，用于将第一至第四节点ND3-1至ND3-4的电势与由参考电势生成电路RVG生成的参考电势VREF进行比较。 代码生成器CG3还具有第一至第四逻辑电路LC3-1至LC3-4,用于根 据第一至第四比较电路C3-l至C3-4的比较结果来调节上拉代码或 下拉代码。通过使用代码生成器CG3来调节每个电阻调节器的电阻 值(代码信号)。
电阻调节器RA3-la、 RA3-2a、 RA3-3al、 RA3-3a2和RA3-4a具 有第一类型的电阻调节器RA-a的配置。电阻调节器RA3-2b、 RA3-3b 和RA3-4b具有第二类型的电阻调节器RA-b的配置。通过使用上拉 代码和下拉代码调节电阻值的方法与第 一 实施例的方法类似，所以 其详细描述将不再重复。反相器INV3-1和INV3-2插入在上拉代码 PU3-1和PU3-2的路径中，且緩沖器BU3-1和BU3-2插入在下拉代码 PD3—1和PD3—2的3各4圣中。
在第三实施例中，通过代码生成器CG3检测根据外部电阻器ER 和电阻调节器之间的电阻比的电势。通过代码生成器CG3，根据检测 结果来调节用于电阻调节的第 一 类型的代码信号，以将电阻调节器 的电阻值调节成外部电阻器ER的电阻值。此外，代码生成器CG2生 成第二类型的代码信号，用于根据第 一 类型的代码信号来调节并联 耦合的多个电阻调节器的电阻值，并基于并联耦合的电阻调节器的 电阻值来将电阻值调节成与外部电阻器ER的电阻值不同的电阻值。
如上所述，在该实施例的电阻调节中，基于一个外部电阻可以 生成两种代码信号(上拉代码和下拉代码)，且可以调节两个电阻 值(例如，外部电阻器ER的电阻值和外部电阻器ER的电阻值一半 的电阻值)。通过改变电阻调节器RA3-3a中并联耦合的第一类型的 电阻调节器RA-a的数目，可以改变所要调节的电阻值。
第四实施例
图15是如第四实施例的半导体器件SD4的示意图。半导体器件 SD4包括阻抗调节器IAC4和外部电阻器ER。阻抗调节器IAC4包括 电阻调节器RA4-la、 RA4-2a、 RA4-2b、 RA4-3a( RA4-3al和RA4-3a2 )、 RA4-3b、 RA4-4a、 RA4-4b以及代码生成器CG4。
20阻抗调节器IAC4是第三实施例的阻抗调节器IAC3的改型，且 代码生成器CG3被改变成代码生成器CG4。因而，这里将只描述代码 生成器CG4,将不再重复其它未改变的配置的详细描述。
在代码生成器CG4中，通过减少代码生成器CG3中的比较电路 的数目，减少电路面积。具体而言，增加了 NAND电路NAND4-1至4-3、 AND电路AND4-1和AND4-2以及传输门TG。在下拉代码系统中，共 享比较电路C4-2和逻辑电路LC4-2。在上拉代码系统中，共享比较 电路C4-1和逻辑电路LC4-1。通过互补的选择信号SEL和/SEL,耦 合被改变以调节两种电阻值中的每一种。
在调节电阻调节器RA4-la、 RA4-2a和RA4-2b的电阻值的情况 下(第一调节阶段)，选择信号SEL被设置为低电平信号。这时， NAND电路NAND4-1和AND电路AND4-1将对应代码信号传送给电阻调 节器RA4-la、 RA4-2a和RA4-2b以调节电阻调节器RA4-la、 RA4-2a 和RA4-2b (调节代码信号)。另一方面，NAND电路NAND4-2将高电 平信号传送给电阻调节器RA4-3a。 NAND电路NAND4-3将高电平信号 传送给电阻调节器RA4-4a。 AND电3各AND4-2将低电平信号传送给电 阻调节器RA4-3b和RA4-4b。电阻调节器RA4-3a、 RA4-3b、 RA4-4a 和RA4-4b没有调节电阻。
在调节电阻调节器RA4-3a、 RA4-3b、 RA4-4a和RA4-4b的电阻 值的情况下(第二调节阶段)，选择信号SEL被设置为高电平信号。 这时，NAND电路NAND4-2和NAND4-3以及AND电路AND4-2将对应代 码信号传送给电阻调节器RA4-3a、 RA4-3b、 RA4-4a和RA4-4b以调 节电阻调节器RA4-3a、 RA4-3b、 RA4-4a和RA4-4b的电阻。另一方 面，NAND电路NAND4-1将高电平信号传送给电阻调节器RA4-la和 RA4-2a。 AND电路AND4-1将低电平信号传送给电阻调节器RA4-2b。 电阻调节器RA4-la、 RA4-2a和RA4-2b没有调节电阻。
通过使用选择信号，可以共享比较电路和逻辑电路，且总体上 可以减少面积。
在第四实施例中，以与第三实施例类似的方式，可以基于一个外部电阻生成上拉代码和下拉代码两种(用于电阻调节的代码)，
且可以调节两个电阻值(外部电阻器ER的电阻值和外部电阻器ER 的电阻值一半的电阻值)。通过使用选择信号，可以分别控制两种 电阻〗直的调节，可以共享比4交电路且可以减少面积。 第五实施例
图16是如第五实施例的半导体器件SD5的示意图。半导体器件 SD5通过阻抗调节器IAC5和外部电阻器ER来配置。通过电阻调节器 RA5-la、 RA5-2a、 RA5-2b、 RA5-3al、 RA5-3a2、 RA5-3b、 RA5-4a、 RA5-4b以及代码生成器CG5来配置阻抗调节器IAC5。
在该实施例中，提供了基于一个外部电阻器调节两个电阻值并 实现减少第一实施例中电阻值调节误差的阻抗调节器。即，该阻抗 调节器是具有第二和第三实施例的电路优点的电路。
在阻抗调节器IAC5中，代码生成器CG5将由外部电阻器ER和 电阻调节器RA5-la之间的电阻比确定的节点ND5-1的电势与参考电 势进行比较，根据比较结果调节上拉代码PU5-1，并调节电阻调节器 的电阻4直。
通过使用用于电阻调节器RA5-la的电阻值调节的上拉代码 PU5-1，调节电阻调节器RA5-2a的电阻值。此外，通过使用下拉代 码PD5-1,调节电阻调节器RA5-2b的电阻值。根据由电阻调节器 RA5-2a和电阻调节器RA5-2b之间的电阻比确定的在节点ND5-2处的 电势与参考电势的比较结果，在代码生成器CG5中调节下拉代码 PD5-1。
通过使用用于调节电阻调节器RA5-la的电阻值的上拉代码 PU5-1,调节电阻调节器RA5-3al的电阻值。通过使用利用从上拉代 码PU5-1中减1而获得的校正代码CC5-1来调节电阻调节器RA5-3a2
的电阻值。
电阻调节器RA5-3al和RA5-3a2的配置是与电阻调节器RA5-la 和RA5-2a类似的第一类型的电阻调节器RA-1的配置。即，作为电 阻调节器RA5-3al和RA5-3a2的组合电阻的电阻调节器RA5-3a (没有示出)具有约是外部电阻器的电阻值一半的值。
通过利用电阻调节器RA5-3al和RA5-3a2的电阻值的并联耦合 来设置组合电阻值，可以减少与外部电阻值ER的误差。
基于该电阻值，通过使用下拉代码PD5-2来调节电阻调节器 RA5-3b的电阻值。才艮据由电阻调节器RA5-3a ( RA5—3al和RA5-3a2 之间的组合电阻)和电阻调节器RA5-3b之间的电阻比确定的节点 ND5-3的电势与参考电势的比较结果，在代码生成器CG5中调节下拉 代码PD5-2。
通过使用用于电阻调节器RA5-2b的电阻值调节的下拉代码 PD5-1，调节电阻调节器RA5-4bl的电阻值。此外，通过^f吏用利用乂人 下拉代码PD5-1中减1而获得的校正代码CC5-2来调节电阻调节器 RA5-4b2的电阻^直。
电阻调节器RA5-4bl和RA5-4b2的配置是与电阻调节器RA5-2b 类似的第二类型的电阻调节器RA-b的配置。即，作为电阻调节器 RA5-4bl和RA5-4b2的组合电阻的电阻调节器RA5-4b (没有示出)
具有约是外部电阻器的电阻值一半的值。
通过利用电阻调节器RA5-4bl和RA5-4b2的电阻值的并联耦合 来设置组合电阻值，可以减少与外部电阻值ER的误差。
基于该电阻值，通过使用上拉代码PU5-2来调节电阻调节器 RA5-4a的电阻值。4艮据由电阻调节器RA5-4b ( RA5-4bl和RA5-4b2 之间的组合电阻)和电阻调节器RA5-4a之间的电阻比确定的节点 ND5-4的电势与参考电势间的比较结果，在代码生成器CG5中调节上 拉代码PU5-2。
使用上拉代码和下拉代码调节电阻值的方法与前述实施例的方 法类似，其详细描述将不再重复。
在该实施例中，通过代码生成器CG5检测由外部电阻器ER和电 阻调节器之间的电阻比确定的电势。代码生成器CG5根据检测结果
来调节用于电阻调节的第 一类型的代码信号，并将每个电阻调节器 的电阻值调节成外部电阻器ER。此外，代码生成器CG5基于第一类型的代码信号和校正代码来调节并联耦合的电阻调节器的电阻值， 并基于并联耦合的电阻调节器的电阻值，生成用于调节成与外部电
阻器ER不同的电阻值的第二类型的代码信号。在代码生成器CG5中， 反相器INV5-1、 INV5-2和INV5-3插入在上拉代码PU5-1和PU5-2 以及校正代码CC5-1的路径中。緩冲器BU5-1、 BU5-2和BU5-3插入 在下拉代码PD5-1和PD5-2以及校正代码CC5-2的3各径中。
因而，在第五实施例中，可以生成用于调节成外部电阻器ER的 电阻值的第一类型的代码信号(上拉代码PU5-1和下拉代码PD5-1 ) 以及约为外部电阻器ER —半的第二类型的代码信号(上拉代码 PU5-2和下拉代码PD5-2 )。此外，由于通过使用校正代码来调节第 二类型的代码信号(上拉代码PU5-2和下拉代码PD5-2 )，可以实现
更高精度的电阻值调节。 第六实施例
图17是如第六实施例的半导体器件SD6的示意图。半导体器件 SD6通过阻抗调节器IAC6和外部电阻器ER来配置。通过电阻调节器 RA6-la、 RA6-2a、 RA6-2b、 RA6-3al、 RA6-3a2、 RA6-3b、 RA6-4a、 RA6-4bl、 RA6-4b2以及代码生成器CG6来配置阻抗调节器IAC6。
阻抗调节器IAC6是第五实施例的阻抗调节器IAC5的改型。代 码生成器CG5的配置和代码生成器CG6的配置彼此不同。因而，将 只描述代码生成器CG6，而不再重复其它未改变的配置的详细描述。
在代码生成器CG6中，通过减少代码生成器CG5中的比较电路 的数目，减少电路面积。具体而言，增加了 NAND电路NAND6-1至 NAND6-4、 AND电路AND6-1至AND6-4以及传输门TG6。在下拉代码 系统中，共享比较电路C6-1和逻辑电路LC6-1。在上拉代码系统中， 共享比较电路C6-2和逻辑电路LC6-2。通过互补的选择信号/SEL和 SEL，改变连接且分别调节两种电阻值。
在第六实施例中，以和第五实施例类似的方式，通过代码生成 器CG6检测在外部电阻器ER和电阻调节器之间的电阻比确定的电 势。代码生成器CG6根据检测结果调节用于电阻调节的第一类型的
24代码信号，并将每个电阻调节器的电阻值调节成外部电阻器ER。此
外，代码生成器CG6基于第一类型的代码信号和校正代码来调节并 联耦合的电阻调节器的电阻值，并基于并联耦合的电阻调节器的电 阻值，生成用于调节成与外部电阻器ER不同的电阻值的第二类型的 代码信号。
因而，在第六实施例中，可以生成用于调节成外部电阻器ER的 电阻值的第一类型的代码信号(上拉代码PU6-1和下拉代码PD6-1 ) 以及约为外部电阻器ER —半的第二类型的代码信号(上拉代码 PU6-2和下拉代码PD6-2 )。此外，由于通过使用校正代码来调节第 二类型的代码信号(上拉代码PU6-2和下拉代码PD6-2 )，可以实现 更高精度的电阻值调节。此外，通过使用互补的选择信号，可以分 别控制两种电阻^i。因而，可以共享比4交电^各并可以减少面积。
第七实施例
图18是如第七实施例的半导体器件SD7的示意图。半导体器件 SD7包括阻抗调节器IAC7和外部电阻器ER。阻抗调节器IAC7包括 电阻调节器RA7—la、 RA7-lb、 RA7—2a、 RA7-2b、 RA7—3al、 RA7—3a2、 RA7-3b、 RA7-4a以及代码生成器CG7。
在第一调节阶段中，选择信号被设置成低电平信号。基于外部 电阻器ER的电阻值，调节电阻调节器RA7-la、 RA7-2a和RA7-2b(上 拉代码PU7-1和下拉代码PD7-1 )。即，当选择信号SEL被设置成低 电平信号时，NAND电路NAND7-1和AND电3各AND7-2将上拉代码PU7-1 和下拉代码PD7-1传送至电阻调节器RA7-la、 RA7-2a和RA7-2b。
这时，代码生成器CG7将由外部电阻器ER和电阻调节器RA7-la 之间的电阻比确定的节点ND7-1的电势与参考电势进行比较，并根 据比较结果调节上拉代码PU7-1。基于上拉代码PU7-1,调节电阻调 节器RA7-2a的电阻值。此外，代码生成器CG7将由电阻调节器RA -2a 和RA7-2b之间的电阻比确定的节点ND7-2的电势与参考电势进行比 较，并根据比较结果调节下拉代码PD7-2。
在第二调节阶段，选择信号被设置成高电平信号，并调节电阻调节器RA7-lb、 RA7-3al、 RA7-3a2、 RA7-3b和RA7-4b (上拉代码 PU7-2和下拉代码PD7-2 )。即，当选择信号SEL被设置为高电平信 号日于，NAND电路NAND7-2至NA脂-4以及AND电路A脂-l和A脂-3 将代码信号传送到电阻调节器RA7-lb、 RA7-3al、 RA7-3a2、 RA7-3b
和RA7-4a。
这时，基于第一调节阶段中调节的下拉代码PD7-1,调节电阻调 节器RA7-lb。基于上拉代码PU7-1，调节电阻调节器RA7-3a2。基于 通过从上拉代码PU7-1减1而获得的校正代码CC7-2，调节电阻调节 器RA7-3al的电阻值。
接着，执行电阻调节器RA7-3b和RA7-4a (上拉代码PU7-2/下 拉代码PD7-2 )的调节。电阻调节器RA7-3al和RA7-3a2的配置是类 似于电阻调节器RA7-la和RA7-2a的第 一类型的电阻调节器RA-a的 配置。即，作为电阻调节器RA7-3al和RA7-3a2的组合电阻的电阻 调节器RA7-3a (没有示出)具有约是外部电阻器的电阻值一半的值。
通过利用电阻调节器RA7-3al和RA7-3a2的电阻值的并联耦合 来设置组合电阻值，可以减少与外部电阻值ER的误差。
基于该电阻值，通过使用下拉代码PD7-2来调节电阻调节器 RA7-3b的电阻值。根据由电阻调节器RA7-3a (RA7-3al和RA7-3a2 之间的组合电阻)和电阻调节器RA7-3b之间的电阻比确定的节点 ND7-3的电势与参考电势间的比较结果，在代码生成器CG7中调节下 拉代码PD7-2。
基于外部电阻器ER和电阻调节器RA7-lb的组合电阻来调节电 阻调节器RA7-4a (上拉代码PU7-2)。即，在代码生成器CG7中， 根据由外部电阻器ER和电阻调节器RA7-lb的组合电阻和电阻调节 器RA7-4a之间的电阻比确定的在节点ND7-4处的电势与参考电势间 的比较结果，调节上拉代码PU7-2。
由于外部电阻器ER用于电阻调节器RA7-4a的电阻调节，所以 对约为外部电阻器ER的电阻值一半的电阻值的调节精度变得更高。
通过使用上拉代码/下拉代码来调节电阻值的方法与前述实施例中的方法类似，在此将不再重复对其的详细描述。
在第七实施例中，通过代码生成器CG7检测由外部电阻器ER和 电阻调节器之间的电阻比确定的电势。代码生成器CG7根据检测结 果来调节用于电阻调节的第 一类型的代码信号，并将每个电阻调节 器的电阻值调节成外部电阻器ER。此外，代码生成器CG7基于第一 类型的代码信号和校正代码调节并联耦合的电阻调节器的电阻值， 并基于并联耦合的电阻调节器的电阻值生成用于调节成与外部电阻 器ER不同的电阻值的第二类型的代码信号。此外，在第一和第二类 型的代码信号中调节上拉侧的代码的情况下，通过使用外部电阻器 ER执行调节。
因而，在第七实施例中，可以生成用于调节成外部电阻器ER的 电阻值的第一类型的代码信号(上拉代码PU7-1和下拉代码PD7-1 ) 和约为外部电阻器ER —半的第二类型的代码信号(上拉代码PU7-2 和下拉代码PD7-2)。此外，由于通过使用校正代码来调节第二类型 的代码信号(上拉代码PU7-2和下拉代码PD7-2 )，可以实现更高精 度的电阻值调节。此外，对于第一和第二类型的代码信号中的上拉 侧代码信号(上拉代码PU7-1、 PU7-2),直接使用外部电阻器ER 的电阻值来执行调节。因此，可以更准确地执行调节成外部电阻器 ER的电阻值或调节成该电阻值的一半。
第八实施例
图19是第八实施例的阻抗调节器IAC8的示意图。阻抗调节器 IAC8包括半导体器件SD8和外部电阻器ER。半导体器件SD8具有电 阻调节器RA8-la、 RA8-lb、 RA8-2a、 RA8-2b、 RA8-3al、 RA8-3a2、 RA8-3b、 RA8-4a以及^码生成器CG8。
阻抗调节器IAC8是第七实施例所示的阻抗调节器IAH的改型， 且代码生成器CG7的配置被改变成代码生成器CG8的配置。因而， 这里将只描述代码生成器CG8，将不再重复其它未改变的配置的详细 描述。
在代码生成器CG8中，通过减少代码生成器CG7中的比较电路
27的数目，减少电路面积。具体而言，在下拉代码系统中，共享比较
电路C8-2和逻辑电路LC8-2。在上拉代码系统中，共享比较电路C8-l 和逻辑电路LC8-1。通过利用选择信号SEL来切换连接，分别调节两 种电阻值。虽然不再描述细节，但是共享是通过控制NAND电路 NAND8-1、細D8-2、NA画-3和NAND8-4以及AND电路AND8-1、A鹏-2 和AND8-3来执行的。
在第八实施例中，除了第七实施例的效果以外，通过利用选择 信号来共享比较电路，可以减少面积。
第九实施例
图20是如第九实施例的半导体器件SD9的示意图。半导体器件 SD9包括阻抗调节器IAC9和外部电阻器ER。阻抗调节器IAC9包括 电阻调节器RA9-la、 RA9-lb、 RA9-2al、 RA9-2bl、 RA9-2a2、 RA9-2b2、 RA9-3b、 RA9-4a以及代码生成器CG9。
在第一调节阶段中，选择信号被设置成低电平信号。基于外部 电阻器ER的电阻值，调节电阻调节器RA9-la、 RA9-2al 、 RA9-2bl、 RA9-2a2和RA9-2b2 (上拉代码PU9-1和下拉代码PD9-1 )。即，当 选择信号SEL被设置成低电平信号时，NAND电路NAND9-1、 AND电路 AND9-2和反相器INV9-1和INV9-2将上^立代码PU9-1、下拉代码 PD9-1和校正代码CC9-1传送至电阻调节器RA9-la、 RA9-2al、 RA9-2bl、 RA9-2a2和RA9-2b2。
首先，代码生成器CG9将由外部电阻器ER和电阻调节器RA9-la 之间的电阻比确定的节点ND9-1的电势与参考电势进行比较，并根 据比较结果调节上拉代码PU9-1。基于上拉代码PU9-1，调节电阻调 节器RA9-2a2的电阻值。基于通过从上拉代码PU9-1减1获得的校 正代码CC9-1,调节电阻调节器RA9-2al的电阻值。
接着，执行电阻调节器RA9-2bl和RA9-2b2 (下拉代码PD9-1 ) 的调节。具体而言，代码生成器CG9将由电阻调节器RA9-2al和 RA9-2a2的组合电阻与电阻调节器RA9-2bl和RA9-2b2的组合电阻之 间的电阻比确定的节点ND9-2的电势与参考电势进行比较，并根据比较结果调节下拉代码PD9-1。
在第二调节阶段，选择信号被设置成高电平信号，并调节电阻
调节器RA9-3b和RA9-4a (上^立代码PU9-2和下#_代码PD9-2 )。即， 当选择信号为高电平信号时，NAND电路NAND9-2、 AND电路AND9-3 和反相器INV9-1至INV9-2将代码信号传送到电阻调节器RA9-lb、 RA9-2al、 RA9-2a2、 RA9-3b和RA9-4a。
此时，执行电阻调节器RA9-3b和RA9-4a (上拉代码PU9-2/下 拉代码PD9-2 )的调节。电阻调节器RA9-2al和RA9-2a2的配置是类 似于电阻调节器RA9-la的第一类型的电阻调节器RA-a的配置。即， 作为电阻调节器RA9-2al和RA9-2a2的组合电阻的电阻调节器 RA9-2a (没有示出)具有约是外部电阻器的电阻值一半的值。
通过利用电阻调节器RA9-2al和RA9-2a2的电阻值的并联耦合 来设置组合电阻值，可以减少与外部电阻值ER的误差。
基于该电阻值，通过使用下拉代码PD9-2来调节电阻调节器 RA9-3b的电阻值。根据由电阻调节器RA9-2a (RA9-2al和RA9-2a2 之间的组合电阻)和电阻调节器RA9-3b之间的电阻比确定的节点 ND9-3的电势与参考电势间的比较结果，在代码生成器CG9中调节下 拉代码PD9-2。
基于外部电阻器ER和电阻调节器RA9-lb的组合电阻来调节电 阻调节器RA9-4a (上拉代码PU9-2)。即，在代码生成器CG9中， 根据由外部电阻器ER和电阻调节器RA9-1 bl的组合电阻和电阻调节 器RA9-4a之间的电阻比确定的在节点ND9-4处的电势与参考电势间 的比较结果，调节上拉代码PU9-2。
由于外部电阻器ER用于电阻调节器RA9-4a的电阻调节，所以 对外部电阻器ER的电阻值的调节精度变得更高。
通过使用上拉代码/下拉代码来调节电阻值的方法与前述实施 例中的方法类似，在此将不再重复对其的详细描述。
在第九实施例中，通过代码生成器CG9检测由外部电阻器ER和 电阻调节器之间的电阻比确定的电势。代码生成器CG9根据检测结果来调节用于电阻调节的第 一类型的代码信号，并将每个电阻调节
器的电阻值调节成外部电阻器ER。此外，代码生成器CG9基于第一
类型的代码信号和校正代码调节并联耦合的电阻调节器的电阻值，
并基于并联耦合的电阻调节器的电阻值生成用于调节成与外部电阻 器ER不同的电阻值的第二类型的代码信号。此外，在第一和第二类
型的代码信号中调节上拉侧的代码的情况下，通过使用外部电阻器 ER执行调节。
因而，在第九实施例中，可以生成用于调节成外部电阻器ER的 电阻值的第一类型的代码信号(上拉代码PU9-1和下拉代码PD9-1 ) 和调节成约为外部电阻器ER —半的第二类型的代码信号(上拉代码 PU9-2和下拉代码PD9-2 )。此外，由于通过使用校正代码来调节下 拉代码PD9-1和PD9-2,可以实现更高精度的电阻值调节。此外，对 于第一和第二类型的代码信号中的上拉侧代码信号(上拉代码 PU9-1、 PU9-2),直接使用外部电阻器ER的电阻值来执行调节。因 此，可以更准确地执行调节成外部电阻器ER的电阻值或调节成该电 阻值的一半。
第十实施例
图21是如第十实施例的半导体器件SD10的示意图。半导体器 件SD10包括阻抗调节器IAC10和外部电阻器ER。阻抗调节器IAC10 包括电阻调节器RA10-la、 RA10-lb、 RA10-2al、 RA10-2bl、 RA10-2a2、 RA10-2b2、 RA10-3b、 RA10-4a以及代码生成器CG10。
阻抗调节器IAC10是第九实施例的阻抗调节器IAC9的改型，且 代码生成器CG9的配置被改变成代码生成器CG10的配置。因而，这 里将只描述代码生成器CG10,将不再重复其它未改变的配置的详细 描述。
在代码生成器CG10中，通过减少代码生成器CG9中的比较电路 的数目，减少电路面积。具体而言，在下拉代码系统中，共享比较 电路C10-2和逻辑电路LC10-2。在上拉代码系统中，共享比较电路 C10-l和逻辑电路LC10-1。通过利用选择信号SEL来切换比较电路和逻辑电路的操作，分别调节两种电阻值。具体地，通过使用选择
信号SEL,控制NAND电路NAND10-1、訓D10-2和AND电路ANDIO-1、 AND10-2和ANDIO-3。反相器电路INVIO-1和INV10-2与选择信号SEL 无关地将校正代码CC10-1和上拉代码PU10-1传送到对应的电阻调节器。
在第十实施例中，除了第九实施例的效果以外，通过使用互补 的选择信号来共享比较电路，使得可以减少面积。 第十一实施例
图22是如第十一实施例的半导体器件SD11的示意图。半导体 器件SD11是半导体器件SD10的改型，其中考虑了布局的简化。在 半导体器件SD11中，与半导体器件SD1G的元件对应的元件被指示 了相同的附图标记，且将不再重复其描述。
通过将电阻调节器RA10-3a和RA10-4b增加到半导体器件SD10 中获得半导体器件SDll。电阻调节器RA10-3a的代码信号被固定到 电源电压VDD (高电平信号)，且电阻调节器RA10-4b的代码信号被 固定到参考电压GND (低电平信号)且处于关断状态。
增加虛i殳电阻调节器RA10-3a和RA10"b的理由在于设置成对 的第一类型和第二类型的电阻调节器。即，通过设置重复布局来简 化布局。
通过增加虛设电阻调节器的布局简化也可以应用于前述实施例。
通过将本发明应用于阻抗调节器，可以实现利用外部电阻的调。
3权利要求
1.一种半导体器件，包括焊盘，用于耦合外部电阻器；第一第一类型的电阻调节器，其电阻值根据第一代码信号来调节；第二第一类型的电阻调节器，其电阻值根据所述第一代码信号来调节；第三第一类型的电阻调节器，其电阻值根据第一校正代码信号来调节；第一第二类型的电阻调节器，其电阻值根据第二代码信号来调节；第二第二类型的电阻调节器，其电阻值根据所述第二代码信号来调节；以及代码生成器，用于将由所述外部电阻器和所述第一第一类型的电阻调节器之间的电阻比确定的第一节点的电势与参考电势进行比较，根据比较结果调节所述第一代码信号，基于所述第一代码信号调节所述第一校正代码信号，将由所述第二第一类型的电阻调节器和所述第三第一类型的电阻调节器之间的组合电阻和所述第一第二类型的电阻调节器和所述第二第二类型的电阻调节器之间的组合电阻确定的第二节点的电势与参考电势进行比较，以及根据比较结果调节所述第二代码信号。
2. —种半导体器件，包括 焊盘，用于耦合外部电阻器；第一第一类型的电阻调节器，其电阻值根据第一代码信号来调节，第二第 一类型的电阻调节器，其电阻值根据所述第 一代码信号来 调节；第三第 一类型的电阻调节器，其电阻值根据所述第 一代码信号来调节；第四第 一类型的电阻调节器，其电阻值根据所述第 一代码信号来调节；第一第二类型的电阻调节器，其电阻值根据第二代码信号来调节；第二第二类型的电阻调节器，其电阻值根据第三代码信号来调节；第三第二类型的电阻调节器，其电阻值根据所述第三代码信号来 调节；第五第一类型的电阻调节器，其电阻值根据第四代码信号来调 节；以及代码生成器，用于将由所述外部电阻器和所述第一第一类型的电 阻调节器之间的电阻比确定的第 一 节点的电势与参考电势进行比 较，根据比较结果调节所述第一代码信号，将由所述第二第一类型 的电阻调节器和所述第 一 第二类型的电阻调节器之间的电阻比确定 的第二节点的电势与参考电势进行比较，根据比较结果调节第二代码信号，将由所述第三第一类型的电阻调节器和所述第四第一类型 的电阻调节器的组合电阻与所述第二第二类型的电阻调节器之间的 电阻比确定的第三节点的电势与参考电势进行比较，根据比较结果 调节第三代码信号，将由所述第五第 一类型的电阻调节器和所述第 四第二类型的电阻调节器之间的电阻比确定的第四节点的电势与参考电势进行比较，以及根据比较结果调节第四代码信号。
3.—种半导体器件，包括 悍盘，用于耦合外部电阻器；第一第一类型的电阻调节器，其电阻值根据第一代码信号来调节；第二第 一类型的电阻调节器，其电阻值根据所述第 一代码信号来 调节；第三第一类型的电阻调节器，其电阻值根据所述第 一代码信号来调节；第四第一类型的电阻调节器，其电阻值根据第 一校正代码信号来调节；第一第二类型的电阻调节器，其电阻值根据第二代码信号来调第二第二类型的电阻调节器，其电阻值根据所述第二代码信号来 调节；第三第二类型的电阻调节器，其电阻值根据第三代码信号来调i7;第四第二类型的电阻调节器，其电阻值根据第二校正代码信号来 调节；第五第一类型的电阻调节器，其电阻值根据第四代码信号来调 节；以及代码生成器，用于将由所述外部电阻器和所述第一第一类型的电 阻调节器之间的电阻比确定的第一节点的电势与参考电势进行比 较，根据比较结果调节所述第一代码信号，基于所述第一代码信号 调节所述第 一 校正代码信号，将由所述第二第 一 类型的电阻调节器 和所述第 一第二类型的电阻调节器之间的电阻比确定的第二节点的 电势与参考电势进行比较，根据比较结果调节第二代码信号，基于所述第二代码信号调节所述第二校正代码，将由所述第三第一类型 的电阻调节器和所述第四第 一类型的电阻调节器的组合电阻与所述 第三第二类型的电阻调节器之间的电阻比确定的第三节点的电势与 参考电势进行比较，根据比较结果调节所述第三代码信号，将由所 述第五第一类型的电阻调节器与所述第二第二类型的电阻调节器和 所述第四第二类型的电阻调节器的组合电阻之间的电阻比确定的第 四节点的电势与参考电势进行比较，以及根据比较结果调节所述第 四代码信号。
4.一种半导体器件，包括焊盘，用于耦合外部电阻器；第一第一类型的电阻调节器，其电阻值根据第 一代码信号来调斗第二第 一类型的电阻调节器，其电阻值根据所述第 一代码信号来 调节；第三第一类型的电阻调节器，其电阻值根据所述第 一代码信号来 调节；第四第一类型的电阻调节器，其电阻值根据第 一校正代码信号来 调节；第一第二类型的电阻调节器，其电阻值根据第二代码信号来调第二第二类型的电阻调节器，其电阻值根据所述第二代码信号来 调节；第三第二类型的电阻调节器，其电阻值根据第三代码信号来调节；第五第一类型的电阻调节器，其电阻值根据第四代码信号来调节；以及代码生成器，用于将由所述外部电阻器和所述第一第一类型的电 阻调节器之间的电阻比确定的第 一节点的电势与参考电势进行比 较，根据比较结果调节所述第一代码信号，基于所述第一代码信号 调节所述第 一校正代码信号，将由所述第二第 一类型的电阻调节器 和所述第二第二类型的电阻调节器之间的电阻比确定的第二节点的 电势与参考电势进行比较，根据比较结果调节第二代码信号，将由所述第三第 一类型的电阻调节器和所述第四第 一类型的电阻调节器 的组合电阻与所述第三第二类型的电阻调节器之间的电阻比确定的 第三节点的电势与参考电势进行比较，根据比较结果调节所述第三 代码信号，将由所述第五第 一类型的电阻调节器与所述外部电阻器 和所述第 一 第二类型的电阻调节器的组合电阻之间的电阻比确定的 第四节点的电势与参考电势进行比较，以及根据比较结果调节所述 第四代码信号。
5.—种半导体器件，包括 焊盘，用于耦合外部电阻器；第一第一类型的电阻调节器，其电阻值根据第 一代码信号来调节；第二第 一类型的电阻调节器，其电阻值根据所述第 一代码信号来 调节；第三第一类型的电阻调节器，其电阻值根据第 一校正代码信号来 调节；第一第二类型的电阻调节器，其电阻值根据第二代码信号来调节 第二第二类型的电阻调节器，其电阻值根据所述第二代码信号来 调节；第三第二类型的电阻调节器，其电阻值根据第二代码信号来调节；第四第二类型的电阻调节器，其电阻值根据第三代码信号来调 第四第一类型的电阻调节器，其电阻值根据第四代码信号来调节；以及代码生成器，用于将由所述外部电阻器和所述第一第一类型的电 阻调节器之间的电阻比确定的第 一节点的电势与参考电势进行比 较，根据比较结果调节所述第一代码信号，基于所述第一代码信号 调节所述第 一校正代码信号；将由所述第二第 一类型的电阻调节器 和所述第三第一类型的电阻调节器的组合电阻与所述第二第二类型 的电阻调节器和所述第三第二类型的电阻调节器的组合电阻之间的 电阻比确定的第二节点的电势与参考电势进行比较，根据比较结果 调节第二代码信号，将由所述第二第 一类型的电阻调节器和所述第三第 一类型的电阻调节器的组合电阻与所述第四第二类型的电阻调 节器之间的电阻比确定的第三节点的电势与参考电势进行比较，根 据比较结果调节所述第三代码信号，将由所述第四第 一类型的电阻调节器与所述外部电阻器和所述第 一 第二类型的电阻调节器的组合 电阻之间的电阻比确定的第四节点的电势与参考电势进行比较，以 及根据比较结果调节所述第四代码信号。
6. 根据权利要求1 - 5中任意一项的半导体器件，其中，在所述第一类型的电阻调节器中，多个电阻调节元件并联耦合，在每个所述电阻调节元件中P沟道型M0S晶体管和电阻性元 件串联耦合，所述P沟道型M0S晶体管根据对应的代码信号被开/关 控制，并调节电阻值，以及其中，在所述第二类型的电阻调节器中，多个电阻调节元件并联 耦合，在每个所述电阻调节元件中N沟道型M0S晶体管和电阻性元 件串联耦合，所述N沟道型M0S晶体管根据对应的代码信号被开/关 控制，并调节电阻值。
7. 根据权利要求1 - 6中任意一项的半导体器件，进一步包括输 出驱动器，根据在所述代码生成器中调节的每个代码信号调节所述 输出驱动器的电阻值。
全文摘要
本发明涉及一种半导体器件，其基于外部电阻器的电阻值来调节输出缓冲器的电阻值。通过代码生成器来检测根据外部电阻器和每个电阻调节器之间的电阻比的电势。在代码生成器中，根据检测结果来调节用于调节电阻的代码信号。每个电阻调节器的电阻值被调节成外部电阻器。此外，通过用来将每个电阻调节器的电阻值调节成外部电阻器的电阻值的代码信号，调节输出缓冲器的电阻值的电阻。
文档编号H03K19/00GK101552599SQ20091000730
公开日2009年10月7日 申请日期2009年2月11日 优先权日2008年3月31日
发明者木下浩, 真金光雄 申请人:株式会社瑞萨科技