专利名称：一种电平移位电路的制作方法
技术领域：
本发明属于数字逻辑电路领域，尤其涉及一种电平移位电路。
背景技术：
在目前的集成电路设计中，由于芯片的不同部分之间的通信需要不同的电压供电，或者多芯片的系统中，不同的芯片需要不同的电压供电，这样的芯片或系统上会出现多个电压域。所谓多电压域，即当芯片空闲时尽可能关掉电源或降低电压，而当芯片正常工作时再打开电源或将电压提升到正常值，从而尽可能地节省功耗。随着工艺的不断进步，以及产品应用中对低功耗的要求越来越苛刻，多电压域得到越来越广泛的应用。在具体实现或应用的时候，不同电压域的电压有可能是需要不同的值。假如这些不同电压域之间存在连接关系，因此电平移位器被用来将一种量级的电压转变到另一种量级上，来平滑过渡电压， 从而避免漏电及信号完整性的问题。通常的电平移位器根据输入电压、输出电压的高低可以分为两种电压从高到低型电平移位器和电压从低到高型电平移位器。
图1是一种传统的电平移位电路的示意图。该电路中的低到高型电平移位器101 用于实现输入信号到输出信号的电平转换，输入信号的电压值Vl属于第一电压域，输出信号的电压值V2属于第二电压域。图2是另一种传统的电平移位电路的示意图。与图1不同的是，图2不仅包括电平移位器201，还增加了隔离信号和隔离器件202，隔离信号和隔离器件202是可选的，在输入电压不存在的时候起隔离输入信号的作用，防止Vl掉电时由于输入信号的不稳定而引起的V2电压域漏电。如图1和2所示，一旦电路中采用这种低到高型电平移位器，那么无论Vl与V2的值是什么关系(VI大于、等于或小于V2)，输入信号从Vl 到V2都必须经过电平移位器，所以电平移位器造成的延时是不可避免的。这种从低到高型电平移位器通常需要两个电压输入，第一电压Vl和第二电压V2， Vl属于第一电压域，V2属于第二电压域。并且多采用自反馈电路设计，所以信号从输入到输出的延时较大。这种较大的器件延时对芯片的性能是有影响的，特别是当电平移位器正好处在时序要求比较紧的通路上影响非常大。
发明内容
有鉴于此，本发明所要解决的技术问题是提供一种电平移位电路，用于减小延时， 提高芯片的性能。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。
本发明提供了一种电平移位电路，包括低到高型电平移位器和旁路控制器；上述两个器件的连接关系如下
所述低到高型电平移位器，其输入端接收输入信号，所述输入信号的电压值Vl属于第一电压域，其输出端接至所述旁路控制器的第一输入端；
所述旁路控制器，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收输入信号，其控制端接收旁路使能信号，其输出端输出本电路的输出信号，所述输出信号的电压值V2属于第二电压域；
所述旁路控制器接通旁路，使输入信号直接经过所述旁路转为本电路的输出信号。在一些可选的实施例中，包括所述旁路控制器断开旁路，所述低到高型电平移位器将所述输入信号转换为完成电平转换后的信号，本电路的输出信号等于所述完成电平转换后的信号。在一些可选的实施例中，包括所述旁路控制器是否有效是由旁路使能信号进行控制。在一些可选的实施例中，还包括隔离器件，位于所述低到高型电平移位器与所述旁路控制器之间，或位于所述旁路控制器的逻辑器件之间，用于隔离所述输入信号；所述隔离器件是否有效由隔离信号进行控制。在一些可选的实施例中，包括如果所述隔离器件位于所述低到高型电平移位器与所述旁路控制器之间，所述电平移位电路的结构如下
所述低到高型电平移位器，其输入端接收输入信号，其输出端接至所述隔离器件的第一输入端；
所述隔离器件，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收所述隔离信号，其输出端接至所述旁路控制器的第一输入端；
所述旁路控制器，其第一输入端接至所述隔离器件的输出端，第二输入端接收输入信号，其控制端接收所述旁路使能信号，第三输入端接收所述隔离信号，其输出端输出本电路的输出信号；
旁路控制器接通旁路，当隔离无效时，第一与非门器件的输出为高电平，第一或非门器件的输出为低电平，第二或非门器件的输出的本电路的输出信号等于经过低到高型电平移位器的完成电平转换后的信号。在一些可选的实施例中，包括旁路控制器断开旁路，当隔离无效时，或门器件的输出为低电平，第二与非门器件的输出为低电平，第一与非门器件的输出为低电平，第一或非门器件的输出是由输入信号决定，第二或非门器件输出的本电路的输出信号等于输入信号。在一些可选的实施例中，包括如果所述旁路控制器包括取反器件(501)、第一与门器件(502)、第二与门器件(503)、或门器件(504)，所述电平移位电路的具体结构为
所述低到高型电平移位器(505)，其输入端接收输入信号，其输出端接至第二与门器件 (503)的第一输入端；
取反器件(501)，其输入端接收所述旁路使能信号，其输出端接至第二与门器件(503) 的第二输入端；
第一与门器件(502)，其第一输入端接收输入信号，第二输入端接收所述旁路使能信号，其输出端接至或门器件(504)的第二输入端；
第二与门器件(503)，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接至取反器件(501)的输出端，其输出端接至或门器件(504)的第一输入端；
或门器件(504)，其第一输入端接至第二与门器件(503)的输出端，第二输入端接至第一与门器件(502)的输出端，其输出端输出本电路的输出信号；
旁路控制器接通旁路，第二与门器件(503)的输出为低电平，第一与门器件(502)的输出等于输入信号，或门器件(504)输出的本电路的输出信号等于输入信号。在一些可选的实施例中，包括旁路控制器断开旁路，第一与门器件(502)的输出为低电平，第二与门器件(503)的输出等于低到高型电平移位器(505)的输出，或门器件 (504)的输出由低到高型电平移位器(505)的输出决定，输出信号等于经过低到高型电平移位器(505)的完成电平转换后的信号。在一些可选的实施例中，包括如果隔离器件为保持0值型第二与非门器件 (605)，所述旁路控制器包括第一与非门器件(601)、或门器件(602)、第一或非门器件
(603)和第二或非门器件(604)，所述电平移位电路的具体结构为
所述低到高型电平移位器(606)，其输入端接收输入信号，其输出端接至或门器件 (602)的第一输入端；
与非门器件(601)，其第一输入端接收所述隔离信号，第二输入端接收所述旁路使能信号，其输出端接至第一或非门器件(603)的第二输入端；
或门器件(602)，其第一输入端接至所述低到高型电平移位器(606)的输出端，第二输入端接收所述旁路使能信号，其输出端接至与非门器件(605)的第一输入端；
第一或非门器件(603)，其第一输入端接收输入信号，第二输入端接至第一与非门器件 (601)的输出端，其输出端接至第二或非门器件(604)的第二输入端；
或非门器件(604)，其第一输入端接至第二与非门器件(605)的输出端，第二输入端接至第一或非门器件(603)的输出端，其输出端输出本电路的输出信号；
第二与非门器件(605)，其第一输入端接至或门器件(602)的输出端，第二输入端接收所述隔离信号，其输出端接至第二或非门器件(604)的第一输入端；
旁路控制器接通旁路，当隔离无效时，或门器件(602)的输出为低电平，第二与非门器件(605)的输出为低电平，第一与非门器件(601)的输出为低电平，第一或非门器件(603) 的输出是由输入信号决定，第二或非门器件(604)输出的本电路的输出信号等于输入信号。在一些可选的实施例中，包括旁路控制器接通旁路，当隔离无效时，第一与非门器件(601)的输出为高电平，第一或非门器件(603)的输出为低电平，第二或非门器件
(604)的输出是由所述低到高型电平移位器(606)的输出决定，输出信号等于经过低到高型电平移位器(606)的完成电平转换后的信号。在一些可选的实施例中，包括当隔离有效时，保持0值型的隔离器件的输出始终保持为0，输出信号不受输入信号的影响。在一些可选的实施例中，包括如果所述隔离器件为保持1值型第一或非门器件(701)，所述旁路控制器包括与或非门器件(702)、或门器件(703)和第二或非门器件 (704)，所述电平移位电路的具体结构为
所述低到高型电平移位器(705)，其输入端接收输入信号，其输出端接至或门器件(703)的第一输入端；
第一或非门器件(701)，其第一输入端接至或门器件(703)的输出端，第二输入端接收取反后的隔离信号，其输出端接至第二或非门器件(704)的第一输入端；
与或非门器件(702)，其第一输入端接收输入信号，第二输入端接收取反后的隔离信号，第三输入端接收旁路使能信号，其输出端接至第二或非门器件(704)的第二输入端；
或门器件(703)，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第一或非门器件(701)的第一输入端；
第二或非门器件(704)，其第一输入端接至第一或非门器件(701)的输出端，第二输入端接至与或非门器件(702)的输出端，其输出端输出本电路的输出信号；
旁路控制器接通旁路，当隔离无效时，或门器件(703)的输出为高电平，第一或非门器件(701)的输出为低电平，或门器件(703)的输出是由输入信号决定，第二或非门器件
(704)的输出的本电路的输出信号等于输入信号。在一些可选的实施例中，包括
旁路控制器断开旁路，当隔离无效时，与或非门器件(702)的输出为低电平，第二或非门器件(704)的输出由所述低到高型电平移位器(705)的输出决定，输出信号等于经过低到高型电平移位器(705)的完成电平转换后的信号。在一些可选的实施例中，包括
当隔离有效时，保持1值型的隔离器件的输出始终保持为1，输出信号不受输入信号的影响。在一些可选的实施例中，包括如果隔离器件为锁存器型器件第一锁存器器件 (801)，所述旁路控制器包括非与门器件(802)、第一或非门器件(803)、第二或非门器件 (804)和第二锁存器器件(805)，所述电平移位电路的具体结构为
所述低到高型电平移位器(806)，其输入端接收输入信号，其输出端接至第一或非门器件(803)的第一输入端；
第一锁存器器件(801)，其第一输入端接至第一或非门器件(803)的输出端，第二输入端接收隔离信号，其输出端接至第二或非门器件(804)的第一输入端；
非与门器件(802)，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第二锁存器器件(805)的第一输入端；
第一或非门器件(803)，其第一输入端接至低到高型电平移位器(806)的输出端，第二输入端接收旁路使能信号，其输出端接至第一锁存器器件(801)的第一输入端；
第二或非门器件(804)，其第一输入端接至第一锁存器器件(801)的输出端，第二输入端接至第二锁存器器件(805)的输出端，其输出端输出本电路的输出信号；
第二锁存器器件(805)，其第一输入端接至非与门器件(802)的输出端，第二输入端接收旁路使能信号，其输出端接至第二或非门器件(804)的第二输入端；
旁路控制器接通旁路，当隔离无效时，第一或非门器件(803)的输出为低电平，第一锁存器器件(801)的输出为低电平，非与门器件(802)的输出由输入信号决定，第二或非门器件(804)输出的本电路的输出信号等于输入信号。在一些可选的实施例中，包括
旁路控制器断开旁路，当隔离无效时，非与门器件(802)的输出为低电平，第二锁存器器件(805)的输出为低电平，第二或非门器件(804)的输出是由所述低到高型电平移位器 (806)的输出决定，输出信号等于经过低到高型电平移位器(806)的完成电平转换后的信号。在一些可选的实施例中，包括
当隔离有效时，输出信号等于隔离信号由高变低时第一锁存器器件(801)锁存的输入信号，输出信号不受输入信号的影响。在一些可选的实施例中，包括所述电平移位电路被添加到标准单元库中，所述标准单元库用于在大规模集成电路设计中被直接调用。本发明提出了一种电平移位电路，采用本发明的技术方案，通过给电平移位器增加旁路功能，使得当输入电压大于等于输出电压时，输入信号不必通过低到高型电平移位器，直接通过旁路控制器输出，解决了传统的低到高型电平移位器在其输入输出电压域的关系发生变化后，其延时对电路性能的影响的问题，减小了延时，提高了芯片的性能。为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。
说明书附图
图1是本发明背景技术提供的传统电平移位电路的示意图； 图2是本发明背景技术提供的另一种电平移位电路的示意图； 图3是本发明实施例一提供的一种电平移位电路的结构示意图； 图4是本发明实施例二提供的一种电平移位电路的结构示意图； 图5是本发明实施例三提供的一种电平移位电路的数字逻辑示意图； 图6是本发明实施例四提供的一种电平移位电路的数字逻辑示意图； 图7是本发明实施例五提供的一种电平移位电路的数字逻辑示意图； 图8是本发明实施例六提供的一种电平移位电路的数字逻辑示意图。
具体实施例方式以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。下面是本发明中出现的一些专业术语电平移位器数字电路中不同电压之间相互转换的一种电路器件； DVFS Dynamic voltage and frequency scaling,/￠, ^
压和时钟频率是可以动态器切换的；
Multi-Voltage 多电压域，芯片中包含多个电压域，每个域的电压可以是不同电源提供的，并且电压值是可以不同的；
Low-Power 低功耗，只电路在单位时间内消耗较低的功耗； V 电压。本发明实施例的核心在于，在低到高型电平移位器的基础上增加了旁路功能逻辑。使得当输入电压大于等于输出电压时，输入信号不必通过低到高型电平移位器，直接通过旁路控制器输出，解决了传统的低到高型电平移位器在其输入输出电压域的关系发生变化后，其延时对电路性能的影响的问题，减小了延时，提高了芯片的性能。下面通过几个具体实施例进行详细说明。实施例一
在本发明实施例一中，提供了一种电平移位电路，该电路中增加了旁路功能。图3是本发明实施例一提供的一种电平移位电路的示意图。该电路包括低到高型电平移位器301和旁路控制器302、输入信号、旁路使能信号和输出信号。低到高型电平移位器301，其输入端接收输入信号，其输出端接至所述旁路控制器302的第一输入端；所述旁路控制器302，其第一输入端接至所述低到高型电平移位器301的输出端，第二输入端接收输入信号，控制端接收旁路使能信号，其输出端输出本电路的输出信号。旁路控制器302接通旁路，使输入信号直接经过旁路控制器302转为输出信号，不经过所述低到高型电平移位器301的电平转换，输出信号由输入信号决定，输出信号等于输入信号。旁路控制器302断开旁路，低到高型电平移位器301将输入信号转换为完成电平转换后的信号，输出信号由低到高型电平移位器301的输出决定，输出信号等于经过低到高型电平移位器301的完成电平转换后的信号。旁路控制器302接通或断开旁路是由旁路使能信号控制。因此，如图3所示，在原有的低到高型电平移位器的基础上增加了旁路控制逻辑， 这样，当Vl大于或等于V2时，接通旁路可以使输入信号直接通过旁路转为输出信号，而不必经过低到高型电平移位器301的电平转换，从而减少了信号的延时，提高了电路的性能。旁路控制器302可以由一个或多个逻辑器件所组成。逻辑器件包括与门器件、与非门器件、或门器件、或非门器件、与或非门器件、非与门器件、高通低锁的锁存器器件、低通高锁的锁存器器件等。实施例二
在本发明实施例二中，提供了一种电平移位电路，该电路中增加了旁路功能。与实施例一不同的是该电路增加了隔离器件和隔离信号。图4是本发明实施例二提供的一种电平移位电路的数字逻辑示意图。该电路包括低到高型电平移位器401、隔离器件402和旁路控制器403、输入信号、隔离信号、旁路使能信号和输出信号。低到高型电平移位器401，其输入端接收输入信号，其输出端接至隔离器件402的第一输入端；
隔离器件402，其第一输入端接至所述低到高型电平移位器401的输出端，第二输入端接收隔离信号，其输出端接至旁路控制器403的第一输入端；
旁路控制器403，其第一输入端接至隔离器件402的输出端，第二输入端接收输入信号，其控制端接收旁路使能信号，第三输入端接收隔离信号，其输出端输出本电路的输出信号。旁路控制器403接通旁路，当隔离无效时，输入信号直接经过旁路控制器403得到输出信号，不经过所述低到高型电平移位器401的电平转换，输出信号由输入信号决定，输出信号等于输入信号。旁路控制器403断开旁路，当隔离无效时，低到高型电平移位器401将输入信号转换为完成电平转换后的信号，输出信号由低到高型电平移位器401的输出决定，输出信号等于经过低到高型电平移位器401的完成电平转换后的信号。旁路控制器403是否起作用是由旁路使能信号进行控制。因此，如图4所示，与现有技术不同的是，在原有的有隔离器件的低到高型电平移位器电路的基础上增加了旁路逻辑。这样，当Vl大于或等于V2时，接通旁路可以使输入信号直接通过旁路转为输出信号，而不必经过低到高型电平移位器的电平转换，从而减少了信号的延时，提高了电路的性能。当输入电压不存在的情况下，启用隔离器件。隔离器件402是否起作用是通过隔离信号来控制，当隔离信号有效时，隔离器件 402起作用，输出信号不受输入信号的影响。隔离器件402包括保持0值型ClampO型、保持1值型Clampl型和锁存器latch 型。ClampO型是使隔离器件402保持0值，根据隔离信号的不同取值，隔离器件的具体实现方法有多种，以是用与门、与非门、或门、或非门等器件来实现；Clampl型是使隔离器件保持1值，同样根据隔离信号的不同取值，隔离器件的具体实现方法有多种，以是用与门、与非门、或门、或非门等器件来实现。latch型是使隔离器件402保持掉电前输入信号的值，根据隔离信号的不同取值，隔离器件的具体实现方法可以是高通低锁型latch，也可以是低通高锁型latch。隔离器件402在电路中的位置有多种实现方式，可以是如图4所示的位于低到高型电平移位器401和旁路控制器403之间，也可以是位于旁路控制器403内部，即旁路控制器403包括的逻辑器件之间(未画出图)。下面以实施例三(无隔离器件)、实施例四(隔离器件是ClampO型)、实施例五(隔离器件是Clampl型)和实施例六(隔离器件是latch型)进行举例说明。但本发明实施例不限于实施例三、四、五和六的情况。实施例三
图5是本发明实施例三提供的一种电平移位电路的数字逻辑示意图。如图5所示，该电路包括低到高型电平移位器505、旁路控制器、输入信号、旁路使能信号和输出信号，其中，旁路控制器具体包括取反器件INV器件501、第一与门AND器件 502、第二与门AND器件503、或门OR器件504。低到高型电平移位器505，其输入端接收输入信号，其输出端接至第二与门器件503的第一输入端；取反器件501，其输入端接收旁路使能信号，其输出端接至第二与门器件503的第二输入端；第一与门器件502，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至或门器件504的第二输入端；第二与门器件503，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接至取反器件501的输出端，其输出端接至或门器件504的第一输入端；或门器件504，其第一输入端接至第二与门器件503的输出端，第二输入端接至第一与门器件502的输出端，其输出端输出本电路的输出信号。旁路控制器接通旁路(旁路使能信号为低电平时)，AND器件502的输出为低电平， AND器件503的输出等于低到高型电平移位器505的输出，所以OR器件504的输出是由低到高型电平移位器505的输出决定，即输出信号等于经过低到高型电平移位器505的完成电平转换后的信号。旁路控制器断开旁路(旁路使能信号为高电平时)，AND器件503的输出为低电平， AND器件502的输出等于输入信号。所以OR器件504的输出是直接由输入信号决定，输出信号，即OR器件504的输出等于输入信号。旁路控制器是否起作用是由旁路使能信号进行控制。表1为该实施例中带旁路功能的低到高型电平移位器的真值表。表 权利要求
1.一种电平移位电路，其特征在于，包括低到高型电平移位器和旁路控制器；上述两个器件的连接关系如下所述低到高型电平移位器，其输入端接收输入信号，所述输入信号的电压值Vl属于第一电压域，其输出端接至所述旁路控制器的第一输入端；所述旁路控制器，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收输入信号，其控制端接收旁路使能信号，其输出端输出本电路的输出信号，所述输出信号的电压值V2属于第二电压域；所述旁路控制器接通旁路，使输入信号直接经过所述旁路转为本电路的输出信号。
2.如权利要求1所述的电路，其特征在于，包括所述旁路控制器断开旁路，所述低到高型电平移位器将所述输入信号转换为完成电平转换后的信号，本电路的输出信号等于所述完成电平转换后的信号。
3.如权利要求1或2所述的电路，其特征在于，所述旁路控制器是否有效是由旁路使能信号进行控制。
4.如权利要求1、2或3所述的电路，其特征在于，还包括隔离器件，位于所述低到高型电平移位器与所述旁路控制器之间，或位于所述旁路控制器的逻辑器件之间，用于隔离所述输入信号；所述隔离器件是否有效由隔离信号进行控制。
5.如权利要求4所述的电路，其特征在于，如果所述隔离器件位于所述低到高型电平移位器与所述旁路控制器之间，所述电平移位电路的结构如下所述低到高型电平移位器，其输入端接收输入信号，其输出端接至所述隔离器件的第一输入端；所述隔离器件，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收所述隔离信号，其输出端接至所述旁路控制器的第一输入端；所述旁路控制器，其第一输入端接至所述隔离器件的输出端，第二输入端接收输入信号，其控制端接收所述旁路使能信号，第三输入端接收所述隔离信号，其输出端输出本电路的输出信号；旁路控制器接通旁路，当隔离无效时，第一与非门器件的输出为高电平，第一或非门器件的输出为低电平，第二或非门器件的输出的本电路的输出信号等于经过低到高型电平移位器的完成电平转换后的信号。
6.如权利要求5所述的电路，其特征在于，包括旁路控制器断开旁路，当隔离无效时，或门器件的输出为低电平，第二与非门器件的输出为低电平，第一与非门器件的输出为低电平，第一或非门器件的输出是由输入信号决定， 第二或非门器件输出的本电路的输出信号等于输入信号。
7.如权利要求1、2或3所述的电路，其特征在于，如果所述旁路控制器包括取反器件 (501)、第一与门器件(502)、第二与门器件(503)、或门器件(504)，所述电平移位电路的具体结构为所述低到高型电平移位器(505)，其输入端接收输入信号，其输出端接至第二与门器件 (503)的第一输入端；取反器件(501)，其输入端接收所述旁路使能信号，其输出端接至第二与门器件(503) 的第二输入端；第一与门器件(502)，其第一输入端接收输入信号，第二输入端接收所述旁路使能信号，其输出端接至或门器件(504)的第二输入端；第二与门器件(503)，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接至取反器件(501)的输出端，其输出端接至或门器件(504)的第一输入端；或门器件(504)，其第一输入端接至第二与门器件(503)的输出端，第二输入端接至第一与门器件(502)的输出端，其输出端输出本电路的输出信号；旁路控制器接通旁路，第二与门器件(503)的输出为低电平，第一与门器件(502)的输出等于输入信号，或门器件(504)输出的本电路的输出信号等于输入信号。
8.如权利要求7所述的电路，其特征在于，包括旁路控制器断开旁路，第一与门器件(502)的输出为低电平，第二与门器件(503)的输出等于低到高型电平移位器(505)的输出，或门器件(504)的输出由低到高型电平移位器 (505)的输出决定，输出信号等于经过低到高型电平移位器(505)的完成电平转换后的信号。
9.如权利要求4至6任一项所述的电路，其特征在于，如果隔离器件为保持0值型第二与非门器件(605)，所述旁路控制器包括第一与非门器件(601)、或门器件(602)、第一或非门器件(603)和第二或非门器件(604)，所述电平移位电路的具体结构为所述低到高型电平移位器(606)，其输入端接收输入信号，其输出端接至或门器件 (602)的第一输入端；与非门器件(601)，其第一输入端接收所述隔离信号，第二输入端接收所述旁路使能信号，其输出端接至第一或非门器件(603)的第二输入端；或门器件(602)，其第一输入端接至所述低到高型电平移位器(606)的输出端，第二输入端接收所述旁路使能信号，其输出端接至与非门器件(605)的第一输入端；第一或非门器件(603)，其第一输入端接收输入信号，第二输入端接至第一与非门器件 (601)的输出端，其输出端接至第二或非门器件(604)的第二输入端；或非门器件(604)，其第一输入端接至第二与非门器件(605)的输出端，第二输入端接至第一或非门器件(603)的输出端，其输出端输出本电路的输出信号；第二与非门器件(605)，其第一输入端接至或门器件(602)的输出端，第二输入端接收所述隔离信号，其输出端接至第二或非门器件(604)的第一输入端；旁路控制器接通旁路，当隔离无效时，或门器件(602)的输出为低电平，第二与非门器件(605)的输出为低电平，第一与非门器件(601)的输出为低电平，第一或非门器件(603) 的输出是由输入信号决定，第二或非门器件(604)输出的本电路的输出信号等于输入信号。
10.如权利要求9所述的电路，其特征在于，包括旁路控制器接通旁路，当隔离无效时，第一与非门器件(601)的输出为高电平，第一或非门器件(603)的输出为低电平，第二或非门器件(604)的输出是由所述低到高型电平移位器(606)的输出决定，输出信号等于经过低到高型电平移位器(606)的完成电平转换后的信号。
11.如权利要求9或10所述的电路，其特征在于，包括当隔离有效时，保持0值型的隔离器件的输出始终保持为0，输出信号不受输入信号的影响。
12.如权利要求4至6任一项所述的电路，其特征在于，如果所述隔离器件为保持1值型第一或非门器件(701)，所述旁路控制器包括与或非门器件(702)、或门器件(703)和第二或非门器件(704)，所述电平移位电路的具体结构为所述低到高型电平移位器(705)，其输入端接收输入信号，其输出端接至或门器件(703)的第一输入端；第一或非门器件(701)，其第一输入端接至或门器件(703)的输出端，第二输入端接收取反后的隔离信号，其输出端接至第二或非门器件(704)的第一输入端；与或非门器件(702)，其第一输入端接收输入信号，第二输入端接收取反后的隔离信号，第三输入端接收旁路使能信号，其输出端接至第二或非门器件(704)的第二输入端；或门器件(703)，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第一或非门器件(701)的第一输入端；第二或非门器件(704)，其第一输入端接至第一或非门器件(701)的输出端，第二输入端接至与或非门器件(702)的输出端，其输出端输出本电路的输出信号；旁路控制器接通旁路，当隔离无效时，或门器件(703)的输出为高电平，第一或非门器件(701)的输出为低电平，或门器件(703)的输出是由输入信号决定，第二或非门器件(704)的输出的本电路的输出信号等于输入信号。
13.如权利要求12所述的电路，其特征在于，包括旁路控制器断开旁路，当隔离无效时，与或非门器件(702)的输出为低电平，第二或非门器件(704)的输出由所述低到高型电平移位器(705)的输出决定，输出信号等于经过低到高型电平移位器(705)的完成电平转换后的信号。
14.如权利要求12或13所述的电路，其特征在于，包括当隔离有效时，保持1值型的隔离器件的输出始终保持为1，输出信号不受输入信号的影响。
15.如权利要求4至6任一项所述的电路，其特征在于，如果隔离器件为锁存器型器件第一锁存器器件(801)，所述旁路控制器包括非与门器件(802)、第一或非门器件(803)、第二或非门器件(804)和第二锁存器器件(805)，所述电平移位电路的具体结构为所述低到高型电平移位器(806)，其输入端接收输入信号，其输出端接至第一或非门器件(803)的第一输入端；第一锁存器器件(801)，其第一输入端接至第一或非门器件(803)的输出端，第二输入端接收隔离信号，其输出端接至第二或非门器件(804)的第一输入端；非与门器件(802)，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第二锁存器器件(805)的第一输入端；第一或非门器件(803)，其第一输入端接至低到高型电平移位器(806)的输出端，第二输入端接收旁路使能信号，其输出端接至第一锁存器器件(801)的第一输入端；第二或非门器件(804)，其第一输入端接至第一锁存器器件(801)的输出端，第二输入端接至第二锁存器器件(805)的输出端，其输出端输出本电路的输出信号；第二锁存器器件(805)，其第一输入端接至非与门器件(802)的输出端，第二输入端接收旁路使能信号，其输出端接至第二或非门器件(804)的第二输入端；旁路控制器接通旁路，当隔离无效时，第一或非门器件(803)的输出为低电平，第一锁存器器件(801)的输出为低电平，非与门器件(802)的输出由输入信号决定，第二或非门器件(804)输出的本电路的输出信号等于输入信号。
16.如权利要求15所述的电路，其特征在于，包括旁路控制器断开旁路，当隔离无效时，非与门器件(802)的输出为低电平，第二锁存器器件(805)的输出为低电平，第二或非门器件(804)的输出是由所述低到高型电平移位器 (806)的输出决定，输出信号等于经过低到高型电平移位器(806)的完成电平转换后的信号。
17.如权利要求15或16所述的电路，其特征在于，包括当隔离有效时，输出信号等于隔离信号由高变低时第一锁存器器件(801)锁存的输入信号，输出信号不受输入信号的影响。
18.如权利要求7-17任一项所述的电路，其特征在于，所述电平移位电路被添加到标准单元库中，所述标准单元库用于在大规模集成电路设计中被直接调用。
全文摘要
本发明公开了一种电平移位电路，包括低到高型电平移位器和旁路控制器；上述两个器件的连接关系如下所述低到高型电平移位器，其输入端接收输入信号，所述输入信号的电压值V1属于第一电压域，其输出端接至所述旁路控制器的第一输入端；所述旁路控制器，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收输入信号，其控制端接收旁路使能信号，其输出端输出本电路的输出信号，所述输出信号的电压值V2属于第二电压域；所述旁路控制器接通旁路，使输入信号直接经过所述旁路转为本电路的输出信号。采用本发明的电路，有效的减少了信号从高电压域到低电压域的延时，可提高芯片的性能。
文档编号H03K19/0175GK102324923SQ20111023705
公开日2012年1月18日 申请日期2011年8月18日 优先权日2011年8月18日
发明者薛庆华 申请人:广东新岸线计算机系统芯片有限公司