一种电平转移电路的制作方法
【专利摘要】本实用新型公开了一种电平转移电路，包括反相器、第一P型晶体管、第二P型晶体管、第三P型晶体管、第四P型晶体管、第五P型晶体管和第六P型晶体管、第一N型晶体管和第二N型晶体管。本实用新型的电平转移电路，能够实现更宽范围的由低电压域向高电压域的电平转移。
【专利说明】一种电平转移电路
【【技术领域】】
[0001]本实用新型属于电子电路领域，尤其涉及一种能够实现更宽范围的由低电压域向高电压域的电平转移的电平转移电路。
【【背景技术】】
[0002]传统的电平转移电路如图1所示，VDDl为低电压域的电源电压，反相器inv和输入信号IN均属于VDDl电压域；VDD2为高电压域的电源电压，NMOS管M1、M2和PMOS管M3、M4均属于VDD2电压域。
[0003]现有技术的缺陷主要为电平转移的电压范围较窄。例如，若VDD2=5V时，VDDl —般在2.5V左右；类似的，若VDDl=L 8V时，VDD2 —般在3.6V左右。若要实现更宽电压范围的电平转移，例如VDDl=L 5V到VDD2=6V，则传统电路会面临失效的风险。因为耐压6V的高压MOS管的阈值电压一般最高可达2V，即图1中M1、M2、M3、M4的阈值电压可高达2V，在
1.5V的栅源电压驱动下，Ml和M2根本无法导通，所以导致逻辑电平的判断失效。
【
【发明内容】
】
[0004]本实用新型、提供了一种电平转移电路，能够实现更宽范围的由低电压域向高电压域的电平转移。
[0005]本实用新型采用如下技术方案:
[0006]一种电平转移电路，包括反相器、第一 P型晶体管、第二 P型晶体管、第三P型晶体管、第四P型晶体管、第五P型晶体管和第六P型晶体管、第一 N型晶体管和第二 N型晶体管，反相器的输入端接输入信号和第二 P型晶体管的栅端，输出端接第一 P型晶体管的栅端，电源端接第一电源电压，接地端接地；第一P型晶体管的漏端接地，源端接第三P型晶体管的漏端和第二N型晶体管的栅端；第二P型晶体管的漏端接地，源端接第四P型晶体管的漏端和第一N型晶体管的栅端；第三P型晶体管和第四P型晶体管的栅端均接偏置电压，源端均接第二电源电压；第一 N型晶体管的源端接地，漏端接第五P型晶体管的漏端和第六P型晶体管的栅端；第二 N型晶体管的源端接地，漏端通过输出信号线接第六P型晶体管的漏端和第五P型晶体管的栅端；第五P型晶体管和第六P型晶体管的源端均接第二电源电压，其中第二电源电压大于第一电源电压。
[0007]进一步地，还包括第一电阻和第二电阻，第一电阻的一端与第一 P型晶体管的漏端连接，另一端接地；第二电阻的一端与第二 P型晶体管的漏端连接，另一端接地。
[0008]本实用新型与现有技术相比，有益效果在于:在第一电源电压的逻辑电压上增加一个合适的电压，通过对第一电源电压的逻辑电压进行适当的提升，以克服第二电源电压高电压域内晶体管阈值电压过高导致的第一电源电压无法正常驱动高电压域内晶体管的缺陷，从而能够实现比传统的电平转移电路更宽范围的由低电压域向高电压域的电平转移。【【专利附图】
【附图说明】】
[0009]图1是现有技术中电平转移电路的电路图；
[0010]图2是本实用新型实施例公开的一种电平转移电路的电路图。
【【具体实施方式】】
[0011]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0012]请参阅图2所示，本实用新型公开的电平转移电路包括反相器INV1、第一 P型晶体管MPl、第二 P型晶体管MP2、第三P型晶体管MP3、第四P型晶体管MP4、第五P型晶体管MP5和第六P型晶体管MP6、第一 N型晶体管丽I和第二 N型晶体管丽2，反相器INVl的输入端接输入信号XIN和第二 P型晶体管MP2的栅端，输出端接第一 P型晶体管MPl的栅端，电源端接第一电源电压VDDL，接地端接地GND ;第一 P型晶体管MPl的漏端接地，源端通过连接线net2接第三P型晶体管MP3的漏端和第二 N型晶体管丽2的栅端；第二 P型晶体管MP2的漏端接地GND，源端通过连接线net3接第四P型晶体管MP4的漏端和第一 N型晶体管丽I的栅端；第三P型晶体管MP3和第四P型晶体管MP4的栅端均接偏置电压VBP，源端均接第二电源电压VDDH ;第一 N型晶体管丽I的源端接地GND，漏端接第五P型晶体管MP5的漏端和第六P型晶体管 MP6的栅端；第二 N型晶体管MN2的源端接地，漏端通过输出信号线YO接第六P型晶体管MP6的漏端和第五P型晶体管MP5的栅端；第五P型晶体管MP5和第六P型晶体管MP6的源端均接第二电源电压VDDH，其中第二电源电压VDDH大于第一电源电压VDDL,即第二电源电压VDDH属于高电压域,第一电源电压VDDL属于低电压域,反相器INVl，低压PMOS管MPl、MP2工作于低电压域，PMOS管MP3、MP4、MP5、MP6,以及NMOS管丽1、丽2工作于高电压域。
[0013]另一实施例中，电平转移电路还包括第一电阻Rl和第二电阻R2，第一电阻Rl的一端与第一 P型晶体管MPl的漏端连接，另一端接地GND ;第二电阻R2的一端与第二 P型晶体管MP2的漏端连接，另一端接地GND。
[0014]如图2所示，在偏置电压VBP的作用下MP3将为MPl提供偏置电流，同样的MP4将为MP2提供偏置电流。连接线net2上的电压等于netl上的电压加上MP2的源端和栅端的电压差Vse2，连接线net3上的电压等于XIN上的电压加上MPl的源端和栅端的电压差Vsei。若VDDL的电压为1.5V, Vsgi=Vsg2=IV,则net2和net3上的高电压为2.5V。这样即使MNl和丽2的阈值电压高达2V，源端和栅端的电压差为2.5V仍可有效驱动丽I和丽2导通，从而完成逻辑电平的判断。
[0015]工作在电源电压VDDL=L 5V的低压MOS管一般耐压范围不超过2V，即MPl和MP2的耐压范围不超过2V。电阻Rl和R2的作用正在于确保了低压PMOS管MPl和MP2在安全的电压范围内工作。MP3产生的偏置电流作用在Rl上产生一个略大于0.5V的电压，这样当net2的电压为2.5V时，MPl的源端和漏端的电压差仍小于2V ;同样的，MP4产生的偏置电流作用在R2上产生一个略大于0.5V的电压，这样当net3的电压为2.5V时，MP2的源端和漏端的电压差也将小于2V。
[0016]以上参照【专利附图】
【附图说明】了本实用新型的优选实施例，并非因此局限本实用新型的权利范围。本领域技术人员不脱离本实用新型的范围和实质，可以有多种变型方案实现本实用新型，比如作为一个实施例的特征可用于另一实施例而得到又一实施例。凡在运用本实用新型的技术构思之内所作的任何修改、等同替换和改进，均应在本实用新型的权利范围之内。
【权利要求】
1.一种电平转移电路，其特征在于，包括反相器、第一 P型晶体管、第二 P型晶体管、第三P型晶体管、第四P型晶体管、第五P型晶体管和第六P型晶体管、第一 N型晶体管和第二 N型晶体管，所述反相器的输入端接输入信号和所述第二 P型晶体管的栅端，输出端接所述第一 P型晶体管的栅端，电源端接第一电源电压，接地端接地；所述第一 P型晶体管的漏端接地，源端接所述第三P型晶体管的漏端和所述第二N型晶体管的栅端；所述第二 P型晶体管的漏端接地，源端接所述第四P型晶体管的漏端和所述第一 N型晶体管的栅端；所述第三P型晶体管和第四P型晶体管的栅端均接偏置电压，源端均接第二电源电压；所述第一 N型晶体管的源端接地，漏端接所述第五P型晶体管的漏端和所述第六P型晶体管的栅端；所述第二 N型晶体管的源端接地，漏端通过输出信号线接所述第六P型晶体管的漏端和所述第五P型晶体管的栅端；所述第五P型晶体管和第六P型晶体管的源端均接第二电源电压，其中所述第二电源电压大于所述第一电源电压。
2.根据权利要求1所述的电平转移电路，其特征在于，还包括第一电阻和第二电阻，所述第一电阻的一端与所述第一 P型晶体管的漏端连接，另一端接地；所述第二电阻的一端与所述第二 P型晶体管的漏端连接，另一端接地。
【文档编号】H03K19/0175GK203377859SQ201320406742
【公开日】2014年1月1日 申请日期:2013年7月9日 优先权日:2013年7月9日
【发明者】詹昶, 陈松涛, 皮涛 申请人:深圳市汇顶科技股份有限公司