电路板及其制作方法与流程

本发明有关一种印刷板的电路制作技术，特别是指一种尤适合在同一电路板基材上，制作至少一薄电路及至少一大截面积电路的电路板制作方法。

背景技术：

众所周知，印刷电路板(Printed Circuit Board,PCB)由传递电讯的电路层(铜膜)扮演各电子组件之间的电路联结，并且将所需电路网集成平面并且分布在印刷电路板的板面或立体式的电路层，以构成不同位置组件之间联结的网络。

原则上，一般印刷电路板的基础材料(以下统称基板)，多利用绝缘纸、玻璃纤维布或其它纤维材料经树脂含浸的黏合片(Prepreg)叠合而成的积层板，在高温高压下于单面或双面覆加铜膜而构成；至于，用以构成印刷电路板各层电路的导体则可通过电镀铜导孔结构所构成。

随着材料、加工技术的快速提升，印刷电路板的性能亦相对较为可靠，而可更为广泛的被应用在不同的领域当中，甚至成为使用对象的关键零组件之一；例如，在逐渐受到世人瞩目的电动载具当中，已见许多利用印刷电路板整合控制信号及驱动电流的相关电路布局设计，其关键技术主要在一印刷电路板的基板上制作不同厚度的电路，以供利用厚度相对较薄的电路构成控制信号的传递，且利用厚度较相对较厚的电路传送大功率的驱动 电流，使得以降低驱动电流的阻抗，避免因为印刷电路板过热而降低运作效能。

目前已知于电路板基材上制作惯用两种不同厚度电路的制作技术，主要选择一表面具有铜箔层的电路板基材，且该铜箔层的高度必须大于最厚的电路厚度，且于电路板基材表面的铜箔层完成电路蚀刻作业之后，再将部份电路被认为不必要的铜箔高度去除，始获致不同厚度的电路。

惟，上述的制作方式属于业界俗称的减法加工技术，其在制作不同高度的加工过程中不但浪费大量的高价金属，且反复执行的湿式制程需耗费较多的能源，亦会产生大量的污染源；尤其，不同厚度的电路会在印刷电路板表面形成明显的高低落差，影响后续表面处理的加工效果，甚至会造成组件装配歪斜，较不易掌控加工质量。

技术实现要素：

本发明所解决的技术问题即在提供一种能够以相对较低的材料成本，于同一电路板基材上制作至少一薄电路及至少一大截面积电路，尤其是隐藏于板体内部的大截面积电路的电路板制作方法。

本发明所采用的技术手段如下。

为达上述目的，本发明实施例提供一种电路板的制作方法，包括：提供一板材，其中，该板材包含有一第一电路板基材与一铜箔电路层，该第一电路板基材具有位于相反侧的一第一板面与一第二板面，该铜箔电路层位于该第一板面上，且该铜箔电路层的厚度小于该第一板面与该第二板面之间的距离；以一非化学蚀刻方式加工于该第一电路板基材的第二板面，使该第一电路板基材自该第二板面凹设形成一长型电路凹槽，且该电路凹槽裸露部分该铜箔电路层；以一电镀方式在该电路凹槽处充填成形一厚铜线路，且该厚铜线路的厚度不小于该第一板面与该第二板面之间的距离； 以及蚀刻该铜箔电路层以成形为相互分离的两第一线路，并且其中一个该第一线路一体连接于该厚铜线路而被共同定义为一厚电路，而其中另一个该第一线路被定义为一薄线路；并且与该第一线路相接的该厚铜线路长度占该厚电路总长度的10％以上。

本发明实施例另提供一种电路板的制作方法，包括：提供一板材，其中，该板材包含有一第一电路板基材与两铜箔电路层，该第一电路板基材具有位于相反侧的一第一板面与一第二板面，该两铜箔电路层分别位于该第一板面与该第二板面上，且每个铜箔电路层的厚度小于该第一板面与该第二板面之间的距离；加工位于该第二板面上的该铜箔电路层，以成形一长型开孔；以一非化学蚀刻方式加工于该第一电路板基材的第二板面自该开孔裸露于外的部位，使该第一电路板基材自该第二板面凹设形成一长型电路凹槽，并使该电路凹槽的宽度小于该开孔的宽度，且该电路凹槽裸露位于该第一板面上的部分该铜箔电路层；而该开孔侧壁与该电路凹槽侧壁之间所相距的区域定义为一第一预留区域；形成有两遮罩层以覆盖于该两铜箔电路层与该第一预留区域，并暴露该电路凹槽；以一电镀方式在该电路凹槽处充填成形一厚铜线路，且该厚铜线路的厚度不小于该第一板面与该第二板面之间的距离；去除该两遮罩层；以及蚀刻位于该第一板面上的该铜箔电路层以成形为相互分离的两第一线路，并且其中一个该第一线路一体连接于该厚铜线路而被共同定义为一厚电路，而其中另一个该第一线路被定义为一薄线路；并且与该第一线路相接的该厚铜线路长度占该厚电路总长度的10％以上。

本发明实施例又提供一种电路板，包括：一第一电路板基材，其具有位于相反侧的一第一板面与一第二板面；两第一线路，其位于该第一板面上，且每个第一线路的厚度小于该第一板面与该第二板面之间的距离，其中，该两第一线路的其中一第一线路与该第一电路板基材共同包围形成有一电路凹槽；以及一厚铜线路，其设于该电路凹槽中，并且该厚铜线路与对应该电路凹槽的该第一线路一体相接；其中，该厚铜线路与相接的该第 一线路共同定义为一厚电路，而未相接于该厚铜线路的该第一线路定义为一薄电路；并且与该第一线路相接的该厚铜线路长度占该厚电路总长度的10％以上。

具体而言，本发明的电路板及其制作方法具有下列优点。

1.可在厚度较薄的铜箔电路层的电路基础架构下的第一电路板基材上，制作至少一厚度大于铜箔电路层的大截面积电路，相对节省材料成本。

2.利用加法加工技术将厚度大于铜箔电路层的电路建置于第一电路板基材上，有效避免浪费高价金属。

3.利用加法加工技术将厚度大于铜箔电路层的电路建置于第一电路板基材上，而非由经由反复的蚀刻作业完成，因此可降低污染源。

4.由于厚度大于铜箔电路层的大截面积电路隐藏于板体内部，因此在应用于多层板压合时，不须大量半固化胶片(prepreg)填胶，不容易发生压合时因树脂流动过多或不足而造成滑板及空泡问题，也不会因大量树脂流入厚铜线路空隙而使玻纤直接接触铜层而造成的可靠度或导电阳极丝(Conductive Anodic Filament，CAF)问题。

5.由于厚度大于铜箔电路层的大截面积电路隐藏于板体内部，所完成的电路板板面较无明显高低落差，而不致于造成绿漆(solder mask)不易覆盖或文字不易印刷的问题。

6.相较于习知电镀技术而言，本实施例由于遮罩层覆盖于铜箔电路层及第一预留区域，所以在电镀制备厚铜线路的过程中，电路凹槽的边缘不容易因金属离子的堆积而形成金属瘤。据此，得以通过电镀以促使厚铜线路完整地形成。

附图说明

图1为本发明第一实施例的基本流程图。

图2A为本发明第一实施例所使用的第一电路板基材的立体示意图。

图2B为本发明第一实施例所使用的图2A所示第一电路板基材的结构剖视图。

图3A为本发明于第一电路板基材的板面形成电路凹槽的立体示意图。

图3B为本发明于图3A所示第一电路板基材的板面形成电路凹槽的结构剖视图。

图4A为本发明于第一电路板基材的电路凹槽填覆厚铜线路的立体示意图。

图4B为本发明于图4A所示第一电路板基材的电路凹槽填覆厚铜线路的结构剖视图。

图4C为图4A的铜箔电路层成形有第一线路的立体示意图。

图4D为图4C的俯视示意图。

图4E为本发明于第一电路板基材的电路凹槽填覆齐平于第二板面之厚铜线路的立体示意图。

图4F为图4E沿剖线X4-X4的结构剖视图。

图4G为图4E的铜箔电路层成形有第一线路的立体示意图。

图5为本发明于第一电路板基材板面设置半固化胶层的结构剖视图。

图6为本发明于第一电路板基材板面设置半固化胶层，且经压合固化后的结构剖视图。

图7A为本发明将多个第一电路板基材叠置压合的动作示意图。

图7B为本发明将图4A所示的多个第一电路板基材叠置压合的动作示意图。

图8A为本发明已完成将多个第一电路板基材叠置压合的结构剖视图。

图8B为本发明已完成将图4A所示的多个第一电路板基材叠置压合的结构剖视图。

图9为本发明另一实施例将多个第一电路板基材叠置压合的动作示意图。

图10A为本发明将第一电路板基材及第二电路板基材叠置压合的动作示意图。

图10B为本发明将图4A所示的第一电路板基材及第二电路板基材叠置压合的动作示意图。

图11A为本发明已完成将第一电路板基材及第二电路板基材叠置压合的结构剖视图。

图11B为本发明已完成将图4A所示的第一电路板基材及第二电路板基材叠置压合的结构剖视图。

图12为本发明另一实施例将第一电路板基材及第二电路板基材叠置压合的动作示意图。

图13为本发明中以压合方式将铜箔电路层设于第一电路板基材板面的结构剖视图。

图14为本发明另一实施例所使用的第一电路板基材的结构剖视图。

图15为本发明第二实施例的步骤S101的剖视示意图。

图16为本发明第二实施例的步骤S102的剖视示意图。

图17为本发明第二实施例的步骤S103的剖视示意图。

图18为本发明第二实施例的步骤S104的剖视示意图。

图19为本发明第二实施例的步骤S105的剖视示意图。

图20为本发明第二实施例的步骤S106的剖视示意图。

图21为本发明第二实施例的步骤S107的剖视示意图。

图22为本发明第二实施例的步骤S108的剖视示意图。

图23为本发明第二实施例的步骤S109的剖视示意图。

具体实施方式

[第一实施例]

如图1本发明的基本流程图所示，本发明的电路板制作方法，基本上包括有下列步骤。

a.提供一如图2A和图2B所示的板材1，上述板材1包含一第一电路板基材10及至少一铜箔电路层11；于实施时，该第一电路板基材10可在其中一板面设有铜箔电路层11，或在两个板面皆设有铜箔电路层11。

进一步地说，第一电路板基材10通常是以预浸材料层(Preimpregnated Material)来形成，依照不同的增强材料来分，预浸材料层可以是玻璃纤维预浸材(Glass fiber prepreg)、碳纤维预浸材(Carbon fiber prepreg)、环氧树脂(Epoxy resin)等材料。不过，第一电路板基材10也可以是以软板材料来形成，也就是说，第一电路板基材10大部分是由聚脂材料(Polyester,PET)或者是聚酰亚胺树脂(Polyimide，PI)所组成而没有含玻璃纤维、碳纤维等。然而，本发明并不对第一电路板基材10的材料加以限定。

再者，有关铜箔电路层11的选用较佳为2盎司以下，亦即，铜箔电路层11的厚度较佳为70μm以下。板材1厚度较佳为大于140μm且小于700μm。然而，以上为本实施例所选用之板材1的相关说明，但于实际应用时，板材1的种类不受限于本实施例之条件。

b.如图3A和图3B所示，于第一电路板基材10相对于铜箔电路层11另面(如图式中第一电路板基材10相对于铜箔电路层11的另一板面)，加工形成至少能使另一边的铜箔电路层11在凹槽底部显露的长型电路凹槽12。其中，电路凹槽12的长度大于深度，而电路凹槽12的长度即相当于图3A所示的D2，而电路凹槽12的深度即相当于第一电路板基材10的厚度。

c.如图4A和图4B所示，于电路凹槽12中以电镀铜方式填入厚铜线路13直到凸出第一电路板基材10板面至预定高度，藉以于第一电路板基材10上形成至少一依循电路凹槽12分布的大截面积的厚铜线路13。

此外，步骤c的实施手段亦可如图4E和图4F所示，于电路凹槽12中以电镀铜方式填入厚铜线路13，直到齐平于第一电路板基材10第二板面102，藉以于第一电路板基材10上形成至少一依循电路凹槽12分布的大截面积的厚铜线路13。再者，若步骤c采用的实施手段是如图4E和图4F所示，则因为第一电路板基材10的第二板面102大致齐平于相邻之厚铜线路13端面，因而无须再实施下述步骤d和e。

d.如图5所示，于大截面积电路所外露的第一电路板基材10板面设置至少一半固化胶层14。

e.经由热熔压合方式令半固化胶层14将大截面积电路覆盖，并维持表面的平整(如图6所示)；完成上述步骤且经冷却定型后所获致的电路板，于同一第一电路板基材10上形成至少一种由铜箔电路层11所构成的薄电路，以及至少一种由填覆于电路凹槽12的厚铜线路13所构成的大截面积电路。

在上揭实施例中，于大截面积电路所外露的第一电路板基材10板面设置一围绕于大截面积电路两侧的半固化胶层14，使在后续的热熔压合过程中，即可由熔融的半固化胶层14将大截面积电路填覆遮盖，且由冷却固化后的半固化胶层14成为电路板的板体，达到将大截面积电路隐藏于板体内部的目的。

当然，除了于大截面积电路所外露的第一电路板基材10板面设置一围绕于大截面积电路两侧的半固化胶层14之外，亦可进一步设置有至少一层将第一电路板基材10板面覆盖的半固化胶层14，以达到调节电路板板体厚度的目的；甚至可利由至少一层将第一电路板基材10板面覆盖的半固化胶层14将第一电路板基材10与另一第一电路板基材，或是另一设有至少一铜箔电路层的第二电路板基材相叠置压合，使获致一种以多层板型态呈现的电路板。

更进一步地说，在形成上述厚铜线路13之后(如图4A和图4B、或是图4E及图4F)，可蚀刻铜箔电路层11以成形为相互分离的两第一线路111、111’(如图4C或图4G)，并且其中一个第一线路111一体连接于厚铜线路13。藉此，上述相连接的第一线路111与厚铜线路13构成一厚电路，而另一第一线路111’则为一薄电路。其中，如图4D所示，上述厚线路的总长度大致为D1+D2，厚铜线路13的长度大致为D2，并且D2为(D1+D2)的10％以上。也就是说，厚铜线路13的长度大于其厚度(即第一电路板基材10的厚度)，并且与第一线路111相接的厚铜线路13长度占所述厚电路总长度(即相当于第一线路111的总长度)的10％以上，故厚电路10％以上的总长度的厚度为第一电路板基材10与铜箔电路层11的厚度总和。举例来说：所述与第一线路111相接的厚铜线路13长度可以占所述厚电路总长度的10％～40％，但不以此为限。

原则上，本发明的电路板制作方法，经完成上述步骤a～e所获致的电路板，即可于同一电路板基材上形成至少两种不同厚度(不同截面积)的电路；于应用时，即可供利用厚度较薄的薄电路(由第一线路111’所构成的电路)做为控制信号(数字控制信号)传递之用，且利用厚度较厚的厚电路(相连接的第一线路111与厚铜线路13)传送大功率的驱动电流，使得以降低驱动电流的阻抗，避免电路烧毁或因为印刷电路板过热而降低运作效能。

本发明所完成的电路板于使用时，亦可利用厚电路做为电路板的废热排放信道，使电路板得以常效维持应有的工作效能。尤其，本发明主要利用上述技术特征，使得以在厚度较薄的铜箔电路层基础架构下的第一电路板基材10上，制作至少一厚度大于铜箔电路层的厚电路。俾达到节省材料成本、避免浪费高价金属，以及降低污染源的目的。

本发明于制作上揭以多层板型态呈现的电路板时，可如图7A或图7B所示，进一步将第一电路板基材10叠置压合(图式中同样以半固化胶片30将多个第一电路板基材10叠置压合)，且如图8A或图8B所示于各第 一电路板基材10之间设有至少一用以构成预定电路连接的导体15，使获致一种多层板型态的电路板，达到增加电路配置密度的目的。

当然，亦可如图9将至少两个完成步骤a～d加工制程的第一电路板基材10以大截面积电路相对应的方式叠置压合(图式中可另外于两个第一电路板基材10之间加设至少一半固化胶层14将多个第一电路板基材10叠置压合)，且于各第一电路板基材之间设有至少一用以构成预定电路连接的导体，使成为一种多层板型态的电路板，并可利用夹制于两个第一电路板基材10之间的半固化胶片30直接将原本外露的大截面积电路覆盖遮敝。

本发明于制作上揭以多层板型态呈现的电路板时，亦可如图10A或图10B所示，进一步提供至少一设有至少一铜箔电路层21的第二电路板基材20，将第一电路板基材10与该至少一第二电路板基材20叠置压合(图式中同样以半固化胶片30将至少一第一电路板基材10与至少一第二电路板基材20叠置压合)，且如图11A或图11B所示，于该至少一第一电路板基材10及该至少一第二电路板基材20之间设有至少一用以构成预定电路连接的导体15，达到增加电路配置密度的目的达到增加电路配置密度的目的。

同样的，亦可如图12所示，提供至少一设有至少一铜箔电路层21的第二电路板基材20，将至少一个完成步骤a～d加工制程的第一电路板基材10以其大截面积电路对应于第二电路板基材20的方式，将至少一个完成步骤a～d加工制程的第一电路板基材10与至少一第二电路板基材20叠置压合(图式中可另外于第一电路板基材10及第二电路板基材20之间加设至少一半固化胶片30，将至少一第一电路板基材10与至少一第二电路板基材20叠置压合)，且于该至少一第一电路板基材10及该至少一第二电路板基材20之间设有至少一用以构成预定电路连接的导体，使成为一种多层板型态的电路板，并可利用夹制于两个第一电路板基材10之间的半固化胶片30直接将原本外露的大截面积电路覆盖遮敝。

由于本发明将厚度大于铜箔电路层11的大截面积电路隐藏于板体内部，因此在应用于多层板压合时，不须大量半固化胶片(prepreg)填胶，不容易发生压合时因树脂流动过多或不足而造成滑板及空泡问题，也不会因大量树脂流入厚铜线路空隙而使玻纤直接接触铜层而造成的可靠度或导电阳极丝(Conductive Anodic Filament，CAF)问题。换言之，本发明所使用的第一电路板基材10除可经由电镀铜方式将铜箔电路层11设于第一电路板基材10的板面上，亦如图13所示，经由压合方式将铜箔电路层11设于第一电路板基材10的板面上(以图中所示的半固化胶片30将铜箔电路层11固设于第一电路板基材10上)，亦可获致高稳定性的电路质量。

值得一提的是，本发明于实施时，所使用的第一电路板基材10可如图14所示，在其两个板面皆设有铜箔电路层11，使本发明所完成的电路板可以为具有多个铜箔电路层11的电路板型态呈现，藉以增加电路配置密度。

同样的，不论本发明所使用的第一电路板基材为单面或双面设有铜箔电路层的设计，其第一电路板基材在完成步骤b之后，亦可进一步于铜箔电路层表面覆盖一遮蔽层，之后再以电镀铜方式于电路凹槽中填入厚铜线路，且在完成步骤c后将铜箔电路层表面的遮敝层移除，即可保护铜箔电路层在导电材料的填覆过程中不致为电镀的金属覆盖而增加厚度。

[第二实施例]

请参阅图15至图23，其为本发明的第二实施例，本实施例与上述实施例类似之处则不再加以赘述，而本实施例所提出的电路板的制作方法，其步骤大致如下所述。

步骤S101：请参阅图15所示，提供一板材1，其中，所述板材1包含有一第一电路板基材10与两铜箔电路层11、11’。上述第一电路板基材10具有位于相反侧的一第一板面101与一第二板面102，并且上述两铜箔 电路层11、11’分别位于第一电路板基材10的第一板面101与第二板面102上，而每个铜箔电路层11、11’的厚度小于第一板面101与第二板面102之间的距离(亦即，每个铜箔电路层11、11’的厚度小于第一电路板基材10的厚度)。

步骤S102：请参阅图16所示，分别加工该两铜箔电路层11、11’，藉以分别成形两长型的开孔112、112’；进一步地说，可以藉由微影蚀刻的方式，去除部分铜箔电路层11以形成开孔112、并且去除部分铜箔电路层11’以形成开孔112’。据此，所述两开孔112、112’得以分别露出第一电路板基材10的部分第一板面101与部分第二板面102。

步骤S103：请参阅图17所示，以一非化学蚀刻方式加工于自开孔112、112’显露于外的第一电路板基材10的第一板面101与第二板面102部位，以分别形成两长型的电路凹槽12、12’，并且上述两电路凹槽12、12’的宽度分别不大于开孔112、112’宽度，而所述每个电路凹槽12、12’的长度大于其深度，并大致等同于所对应的开孔112、112’长度。换言之，于开孔112的位置，第一电路板基材10的第一板面101向下凹设形成电路凹槽12，并使电路凹槽12裸露部分铜箔电路层11’；而第一电路板基材10的第二板面102向下凹设形成电路凹槽12’，并使电路凹槽12’裸露部分铜箔电路层11。

再者，所述第一电路板基材10的第一板面101定义有一第一预留区域1011，而第一预留区域1011相当于位在所述开孔112的侧壁与电路凹槽12的侧壁之间。换言之，铜箔电路层11并未全面覆盖第一板面101，第一预留区域1011定义为开孔112侧壁与电路凹槽12侧壁之间所相距的区域。所述第一电路板基材10的第二板面102定义有一第二预留区域1021，而第二预留区域1021相当于位在所述开孔112’的侧壁与电路凹槽12’的侧壁之间。换言之，铜箔电路层11’并未全面覆盖第二板面102，第二预留区域1021定义为开孔112’侧壁与电路凹槽12’侧壁之间所相距的区域。

步骤S104：请参阅图18所示，形成遮罩层P覆盖于铜箔电路层11以及第一预留区域1011，并暴露电路凹槽12；并且形成遮罩层P’覆盖于铜箔电路层11’以及第二预留区域1021，并暴露电路凹槽12’。具体而言，所述两遮罩层P、P’可以是抗电镀干膜(anti-plating dry film)、光阻(photo resist)或者其他绝缘材料。其中，所述两遮罩层P、P’皆没有覆盖在电路凹槽12、12’所裸露出的铜箔电路层11、11’部位。

步骤S105：请参阅图19所示，利用电镀方式于上述两电路凹槽12、12’内分别形成两厚铜线路13’、13。详细而言，以电镀方式，将铜金属镀满所述两电路凹槽12、12’，据以分别形成实心的厚铜线路13’、13。一般而言，以习知电镀法制备厚铜线路时，金属离子(例如铜离子)容易堆积于金属层的边缘，例如线路的边缘或金属层开口的边缘，以至于金属层的边缘容易形成多余的金属瘤，例如铜瘤(copper nodule)，从而降低产品良率。

然而，相较于习知电镀技术而言，本实施例由于遮罩层P、P’覆盖于铜箔电路层11、11’及第一与第二预留区域1011、1021，所以在电镀制备厚铜线路13、13’的过程中，电路凹槽12、12’的边缘不容易因金属离子的堆积而形成金属瘤。据此，得以通过电镀以促使厚铜线路13、13’完整地形成。此外，所述两遮罩层P、P’分别覆盖于铜箔电路层11、11’的外表面，主要用于防止金属离子附着于铜箔电路层11、11’之上。

步骤S106：请参阅图20所示，去除所述两遮罩层P、P’。由于该两遮罩层P、P’可以是抗电镀干膜(anti-plating dry film)或者光阻(photo resist)，所以可以通过含氢氧化钠的水溶液而去除。

接着，可以进行后续的蚀刻线路制程，以蚀刻铜箔电路层11从而形成两第一线路111、111’，并且第一线路111一体连接于厚铜线路13。藉此，上述相连接的第一线路111与厚铜线路13构成一厚电路，而另一第一线路111’则为一薄电路。再者，蚀刻铜箔电路层11’从而形成两第二线 路113、113’，并且第二线路113一体连接于厚铜线路13’。藉此，上述相连接的第二线路113与厚铜线路13’构成一厚电路，而另一第二线路113’则为一薄电路。

其中，所述与第一线路111或第二线路113相接的厚铜线路13、13’长度各占其厚电路总长度的10％以上，故每个厚电路10％以上的总长度的厚度为第一电路板基材10与任一铜箔电路层11、11’的厚度总和。举例来说：所述厚铜线路13、13’长度可以各占其厚电路总长度的10％～40％，但不以此为限。

此外，依据使用者的不同需求，本实施例电镀式电路板结构的制造方法更包括对厚铜线路13、13’进行一磨刷处理。具体而言，可以通过砂带研磨机将厚铜线路13、13’的顶端磨整，从而形成顶面平整的厚铜线路13、13’(如图20)。厚铜线路13、13’可以具有不同的高度，亦即，厚铜线路13、13’的顶端可以是齐平于铜箔电路层11、11’的表面，也可以是高于铜箔电路层11、11’的表面。于本实施例中，通过砂带研磨机将厚铜线路13、13’的顶端磨整至分别与铜箔电路层11’、11的表面齐平。

本实施例的电路板制作方法，经完成上述步骤S101～S106之后，即可制成一电路板100，其于同一电路板基材上形成至少两种不同厚度(不同截面积)的电路；于应用时，即可利用厚度较薄的薄电路做为控制信号(数字控制信号)传递之用，且利用厚度较厚的厚电路传送大功率的驱动电流，使得以降低驱动电流的阻抗，避免电路烧毁或因为印刷电路板过热而降低运作效能。

此外，于上述步骤S106之后，还可继续实施下列步骤：

步骤S107：请参阅图21所示，将所述两电路板100通过半固化胶片30叠置压合，其中，所述两电路板100的厚铜线路13至少部分彼此重叠，并且所述两电路板100的厚铜线路13’至少部分彼此重叠。

步骤S108：请参阅图22所示，成形至少一贯孔H，以贯穿至少部分彼此重叠的两厚铜线路13；并且成形一贯孔H’，以贯穿至少部分彼此重叠的两厚铜线路13’。

步骤S109：请参阅图23所示，分别于所述贯孔H、H’内镀设有导体15、15’，以使至少部分彼此重叠的两厚铜线路13经由上述导体15而达成电性连接，并且至少部分彼此重叠的两厚铜线路13’亦经由上述导体15’而达成电性连接。

[本发明实施例的可能效果]

综上所述，与传统既有习知技术相较，本发明的电路板及其制作方法具有下列优点。

1.可在厚度较薄的铜箔电路层基础架构下的第一电路板基材上，制作至少一厚度大于铜箔电路层的大截面积电路(即厚铜线路)，相对节省材料成本。

2.利用加法加工技术将厚度大于铜箔电路层的电路建置于第一电路板基材上，有效避免浪费高价金属。

3.利用加法加工技术将厚度大于铜箔电路层的电路建置于第一电路板基材上，而非由经由反复的蚀刻作业完成，因此可降低污染源。

4.由于厚度大于铜箔电路层的大截面积电路隐藏于板体内部，因此在应用于多层板压合时，不须大量半固化胶片(prepreg)填胶，不容易发生压合时因树脂流动过多或不足而造成滑板及空泡问题，也不会因大量树脂流入厚铜线路空隙而使玻纤直接接触铜层而造成的可靠度或CAF问题。

5.由于厚度大于铜箔电路层的大截面积电路隐藏于板体内部，所完成的电路板板面较无明显高低落差，而不致于造成绿漆(solder mask)不易覆盖或文字不易印刷的问题。

6.相较于习知电镀技术而言，本实施例由于遮罩层覆盖于铜箔电路层及第一与第二预留区域，所以在电镀制备厚铜线路的过程中，电路凹槽的边缘不容易因金属离子的堆积而形成金属瘤。据此，得以通过电镀以促使厚铜线路完整地形成。

以上所述仅为本发明的优选可行实施例，其并非用以局限本发明的专利范围，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

【符号说明】

100 电路板

1 板材

10 第一电路板基材

101 第一板面

1011 第一预留区域

102 第二板面

1021 第二预留区域

11、11’ 铜箔电路层

111、111’ 第一线路

112、112’ 开孔

113、113’ 第二线路

12、12’ 电路凹槽

13、13’ 厚铜线路

14 半固化胶层

15、15’ 导体

20 第二电路板基材

21 铜箔电路层

30 半固化胶片

D1、D2 长度

P、P’ 遮罩层

H、H’ 贯孔。