电阻分段式数模转换器的控制系统的制作方法

本发明涉及数模转换器，特别是涉及一种性能稳定的电阻分段式数模转换器的控制系统。

背景技术：

图1所示为现有的电阻分段型dac(数字模拟转换器)的结构示意图，传统结构的电阻分段式dac，以12位的dac为例，该例子中高7位叫做msb(最高有效位)，msb电阻的个数为128个；低五位叫做lsb(最低有效位)，lsb电阻的个数为32个。在实际应用中根据系统的不同要求msb电阻的位数可以在4～8位中选取，对应的lsb电阻位数可以在8～4位中选取。传统的分段式dac考虑到匹配，msb电阻串及lsb电阻串一般选取同样大小的电阻，为减小lsb电阻串对msb电阻串的影响，通常需要对lsb电阻串进行电流补偿或通过运放隔离前后子dac，这就需要额外的电路并增加了设计难度。同时分段式dac的msb电阻串与lsb电阻串之间的开关电阻也会严重影响线形，为改善dnl(差分非线性)需要对开关切换的方式进行优化。

而dac需要大量的传输门开关，如何减小开关的面积及寄生效应也是设计中需要考虑的问题。其次是开关切换方式从每次lsb电阻两端同时切换变成了两端交替切换。如图2所示，因为开关有一固有电阻rsw,分在lsb电阻串两端电压vcd并不等于msb电阻串a、b之间的电压vab，因此当msb电阻串相邻位切换的时候，如果两个开关同时导通，会因为开关自身电阻分掉一部分电压(两个rsw的影响)，对差分非线性dnl带来非常大的影响。

现有的技术适用于电源电压范围变化不大的场合。但是现在很多应用场合里面，电源电压变化的范围却相当大，有时电源电压会在2v～5v甚至更低或者更高的范围里面变化。当碰到低电压和低温以及晶体管处于slow工艺角的时候，由于低温下晶体管的阈值电压会显著增大很多，这就使得当msb电阻串中间位置的开关导通时，导通电阻rsw会很大，对电路的性能造成显著的恶化，单纯靠增大晶体管宽长比来减小rsw的做法会导致开关的面积十分巨大，成本代价很高。

技术实现要素：

基于此，有必要提供一种性能稳定的电阻分段式数模转换器的控制系统。

一种电阻分段式数模转换器的控制系统，包括msb电阻串和lsb电阻串，还包括译码电路、逻辑时序产生电路、控制信号自举电路及第一开关组；

所述译码电路连接所述逻辑时序产生电路，所述逻辑时序产生电路连接所述控制信号自举电路；所述控制信号自举电路连接所述第一开关组；

所述msb电阻串包括高电平电阻串、中间电平电阻串及地电平电阻串；所述高电平电阻串用于连接高电平开关组，所述地电平电阻串用于连接地电平开关组，所述中间电平电阻串用于连接所述第一开关组；所述lsb电阻串通过所述地电平开关组与所述msb电阻串连接；

所述译码电路用于对所述msb电阻串的n位编码进行译码，并输出2ⁿ个译码给所述逻辑时序产生电路；所述逻辑时序产生电路用于根据所述2ⁿ个译码的中间位置编码与刷新时钟信号进行不交叠时序的逻辑运算，输出两组高电平时间完全互补的控制信号给所述控制信号自举电路；所述控制信号自举电路用于根据该控制信号将高电平提高到电源电压与阈值电压的和；所述第一开关组用于根据所述电源电压与阈值电压的和实现自身的导通与断开。

在其中一个实施例中，所述第一开关组采用场效应管结构的开关。

在其中一个实施例中，所述高电平开关组采用单个pmos晶体管结构的开关。

在其中一个实施例中，所述地电平开关组采用单个nmos晶体管结构的开关。

在其中一个实施例中，所述第一开关组里的每个开关对应有一个互补开关。

在其中一个实施例中，所述控制信号自举电路包括晶体管m1、晶体管m2、晶体管m3、晶体管m4、晶体管m5、晶体管m6、晶体管m7、晶体管m21及晶体管m22；

所述晶体管m3的栅极及所述晶体管m4的栅极输入第一时钟信号，所述晶体管m3的漏极与所述晶体管m4的漏极连接，所述晶体管m3的源极接电源电压，所述晶体管m4的源极接地；

所述晶体管m6的栅极与所述晶体管m7的栅极输入第二时钟信号，所述晶体管m6的源极接电源电压，所述晶体管m7的源极接地，所述晶体管m6的漏极与所述晶体管m4的漏极连接；

所述晶体管m5的源极接电源电压，所述晶体管m5的栅极与漏极连接后，再与所述晶体管m1的源极连接；

所述晶体管m6的漏极与所述晶体管m7的漏极的公共连接点接所述晶体管m1的源极；

所述晶体管m3的漏极与所述晶体管m4的漏极的公共连接点同时接所述晶体管m1的栅极、所述晶体管m2的栅极、所述晶体管m21的栅极及所述晶体管m22的栅极；所述晶体管m1的漏极与所述晶体管m2的漏极的公共连接点输出高电平信号h1，所述晶体管m2的源极与所述晶体管m21的漏极连接，所述晶体管m21的源极与所述晶体管m22的漏极连接，所述晶体管m22的源极接地。

在其中一个实施例中，所述控制信号自举电路还包括非门i5、非门i6及非门i7；

所述非门i5、所述非门i6及所述非门i7依次连接，所述非门i5输入第一时钟信号，所述非门i7输出低电平信号n1。

在其中一个实施例中，所述晶体管m2、晶体管m21、晶体管m22、晶体管m4及晶体管m7均为nmos晶体管。

在其中一个实施例中，所述晶体管m3、晶体管m1、晶体管m5及晶体管m6均为pmos晶体管。

在其中一个实施例中，所述控制信号自举电路还包括电解电容c1，所述电解电容c1的负极接所述晶体管m6的漏极与所述晶体管m7的漏极的公共连接点，所述电解电容c1的正极接所述晶体管m1的源极。

上述电阻分段式数模转换器的控制系统将msb电阻串分为三组，同时，三组电阻对应的开关也分成了三组，将对电源电压和温度变化最敏感的一组用一组开关，即第一开关组控制，同时采用控制信号自举电路产生的控制电压来控制第一开关组，并且引入了逻辑时序产生电路来保证数模转换器输出信号的连续并且改善了低频下控制信号自举电路因漏电导致的性能下降问题。

附图说明

图1为现有的电阻分段型dac的结构示意图；

图2为现有的开关电阻对分段电阻型dac的影响示意图；

图3为电阻分段式数模转换器的控制系统的结构示意图；

图4为控制信号自举电路的原理图；

图5为控制信号逻辑关系图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图3所示，为电阻分段式数模转换器的控制系统的结构示意图。

一种电阻分段式数模转换器的控制系统，包括msb电阻串104和lsb电阻串105，还包括译码电路101、逻辑时序产生电路102、控制信号自举电路103及第一开关组106；

译码电路101连接逻辑时序产生电路102，逻辑时序产生电路102连接控制信号自举电路103；控制信号自举电路103连接第一开关组106；

msb电阻串104包括高电平电阻串、中间电平电阻串及地电平电阻串；高电平电阻串用于连接高电平开关组107，地电平电阻串用于连接地电平开关组108，中间电平电阻串用于连接第一开关组106；lsb电阻串105通过地电平开关组108与msb电阻串104连接。

译码电路101用于对msb电阻串104的n位编码进行译码，并输出2ⁿ个译码给逻辑时序产生电路102；逻辑时序产生电路102用于根据2ⁿ个译码的中间位置编码与刷新时钟信号进行不交叠时序的逻辑运算，输出两组高电平时间完全互补的控制信号给控制信号自举电路103；控制信号自举电路103用于根据该控制信号将高电平提高到电源电压与阈值电压的和；第一开关组用于根据所述电源电压与阈值电压的和实现自身的导通与断开。

具体的，msb电阻串104的n位编码通过译码电阻后得到2ⁿ个译码输出，然后在2ⁿ个输出中选取靠近中间位置的部分关键位置编码与刷新时钟信号进行不交叠时序的逻辑运算，得到两组高电平时间完全互补的控制信号，该两组控制信号通过控制信号自举电路103后将高电平提高到电源电压与阈值电压的和，即vdd+vth，并用这些信号来控制数模转换器里msb电阻串104中部分关键的两组互补型交替开关，从而达到大幅度改善数模转换器输出线性的性能且保持输出的连续。

上述电阻分段式数模转换器的控制系统将msb电阻串104分为三组，同时，三组电阻对应的开关也分成了三组，将对电源电压和温度变化最敏感的一组用一组开关，即第一开关组106控制，同时采用控制信号自举电路103产生的控制电压来控制第一开关组106，并且引入了逻辑时序产生电路102来保证数模转换器输出信号的连续并且改善了低频下控制信号自举电路103因漏电导致的性能下降问题。

第一开关组106采用场效应管结构的开关。

高电平开关组107采用单个pmos晶体管结构的开关。

地电平开关组108采用单个nmos晶体管结构的开关。

第一开关组106里的每个开关对应有一个互补开关。

具体的，msb电阻串104对应的开关分成三个部分，靠近电源电平的开关为高电平开关组107，采用单个pmos晶体管作为开关，靠近地电平的开关为地电平开关组108，使用单个的nmos晶体管作为开关，中间对电压和温度比较敏感的开关为第一开关组106，均采用cmos结构的开关。

在本实施例中，第一开关组106采用自举控制信号控制，因此，第一开关组106里每个开关均有一个互补开关来互相搭配使用，如k62和k62’就是一组互补开关，这每一组互补开关的作用就是在对应的控制信号如kc62为高电平的时间里，始终保证k62和k62’中有一个保持为高电平，如图5所示，从而保证数模转换器输出模拟电平的连续性。

如图4所示，为控制信号自举电路103的原理图。

控制信号自举电路103包括晶体管m1、晶体管m2、晶体管m3、晶体管m4、晶体管m5、晶体管m6、晶体管m7、晶体管m21及晶体管m22；

晶体管m3的栅极及晶体管m4的栅极输入第一时钟信号，晶体管m3的漏极与晶体管m4的漏极连接，晶体管m3的源极接电源电压，晶体管m4的源极接地；

晶体管m6的栅极与晶体管m7的栅极输入第二时钟信号，晶体管m6的源极接电源电压，晶体管m7的源极接地，晶体管m6的漏极与晶体管m4的漏极连接；

晶体管m5的源极接电源电压，晶体管m5的栅极与漏极连接后，再与晶体管m1的源极连接；

晶体管m6的漏极与晶体管m7的漏极的公共连接点接晶体管m1的源极；

晶体管m3的漏极与晶体管m4的漏极的公共连接点同时接晶体管m1的栅极、晶体管m2的栅极、晶体管m21的栅极及晶体管m22的栅极；晶体管m1的漏极与晶体管m2的漏极的公共连接点输出高电平信号h1，晶体管m2的源极与晶体管m21的漏极连接，晶体管m21的源极与晶体管m22的漏极连接，晶体管m22的源极接地。

控制信号自举电路103还包括非门i5、非门i6及非门i7；

非门i5、非门i6及非门i7依次连接，非门i5输入第一时钟信号，非门i7输出低电平信号n1。

上述控制信号自举电路103将开关控制信号的电平从电源电压vdd提升为vdd+vth(阈值电压)，既大大降低其所控制的开关的导通电阻，也不会使得控制电压过高使得开关有击穿的危险。

晶体管m2、晶体管m21、晶体管m22、晶体管m4及晶体管m7均为nmos晶体管。

晶体管m3、晶体管m1、晶体管m5及晶体管m6均为pmos晶体管。

控制信号自举电路103还包括电解电容c1，电解电容c1的负极接晶体管m6的漏极与晶体管m7的漏极的公共连接点，电解电容c1的正极接晶体管m1的源极。

控制信号自举电路103由于使用了电容，从而有个缺点就是一旦诸如kc62这类控制信号高电平维持的时间太长，也即控制信号变化的频率过低的话，自举电路里面电容上的电荷会通过晶体管m2、晶体管m21、晶体管m22三个nmos的沟道漏电泻放光，导致控制信号自举电路103输出的控制电压重新减小到了vdd。因而，需要在逻辑时序产生电路102里面加入了一个刷新时钟信号，该信号的主要作用就是和诸如kc62等信号通过逻辑运算后产生出一组互补的控制信号c62和c62’。时钟刷新信号和诸如c62，c62’等信号的频率至少是kc62信号的两倍以上的整数倍，由于诸如c62和c62’的频率快得多，大大缩短了控制信号自举电路103里电容上电荷的泻放时间，相应的经过自举后的k62和k62’的控制电平也就不容易受到电容上电荷泻放的影响了，解决了控制信号自举电路103在低频下的问题。

请结合图5。

诸如kc62信号保持高电平的时间里，c62和c62’两个互补的控制信号始终能够保持至少一个为高电平，当kc62为低电平的时候，c62和c62’全部为零，这样保证了从数模转换器的输出端看，数模转换器输出的模拟电平变化的频率和诸如kc62等信号的变化频率是一致且同步的，这样就保证了数模转换器输出模拟电平的连续性。

时钟刷新信号主要在数模转换器工作在极低速率下时使用，当数模转换器用于速率较高的场合时，时钟刷新信号可以关断不使用。不使用时钟刷新信号的时候，不交叠逻辑时序产生电路102输出的c62～c64就是和kc62～kc64同一频率且同步的控制信号，此时c62’～c64’为0，此时msb的开关中只需k62～k64工作就已经够用，k62’～k64’保持断开的状态。

基于上述所有实施例，电阻分段式数模转换器的控制系统的工作原理如下：

以一个12bitdac为例，其中msb为7位，lsb为5位。实际的工程项目中，总位数可以更多些也可以更少一些，msb和lsb的位数分配也可以根据不同的性能要求来比较灵活地选择。图3中d<5:11>是七个msb编码，该编码通过译码电路101的逻辑运算后输出了128个具体的原始开关控制信号，128个信号分成了三组，k0～k61是一组用来直接控制开关k0～k61，k65～k127是一组用来直接控制开关k65～k127，kc62～kc64用于要用来控制最关键的三个开关k62～k64，故需要经过处理并自举后才能使用。

本实施例中为了方便说明理解，关键开关只选了三个，实际电路应用中关键开关的数量可以根据电路的工作环境和精度等性能指标来灵活选取，当dac的最低电源电压比较低，工作的最低温度也较低的时候，要想保证dac输出的线性性能足够好的话，以7位msb为例来说，关键开关的数量一般不会少于20个。

图3中re信号为一个刷新时钟信号，时钟刷新信号分别与kc62～kc64进行互补不交叠逻辑时序电路运算之后得到了两组互补的控制信号c62～c64和c62’～c64’，产生的互补信号在对应的kc62～kc64信号为0的时间内也全部为零，在kc62～kc64为高电平的时间内的时序关系如图5中所示，re信号的频率远快于kc62～kc64信号的变化频率。图5仅选取了kc62以及其对应的c62等信号作为例子来进行说明，c62和c62’两个互补的控制信号始终能够保持至少一个为高电平，也即在kc62保持为高电平的时间里面，c62和c62’中至少有一个能保持高电平的状态，c62和c62’经过控制信号自举电路103后变成了最终的开关控制信号k62和k62’，时序关系没有变化，但是控制电压被提升到了vdd+vth，能够有效减少所控制开关的导通电阻。这种k62和k62’虽然交替导通但是又保证任何时候至少一个开关处在导通的状态可以使得dac输出的模拟电平波形连续且没有毛刺，大大减弱了控制信号自举电路103里电容在kc62信号频率极低时的漏电问题。

将msb电阻串104对应的128个开关分为三组，靠近地电平的k0～k61为一组，这一组开关传输的电压由于比较低，可以采用单个的nmos晶体管来当开关；靠近电源电压的k65～k127为一组，由于这一组开关传输的电压较高，所以可以采用单个的pmos晶体管来当开关；中间的k62～k64由于传输的刚好是中间电平，这几个开关的导通电阻受温度电压和工艺角的影响非常显著，故需要使用经过自举的控制信号来控制，控制信号经过自举后控制电压会提高一个vth(阈值电压)，大概在0.7v左右。也即这几个开关的控制电压比其他两组开关的控制电压要高0.7v左右，这将极大的降低这些开关所占的面积，降低成本。

另外，该示意图为了举例说明方便，只选取了中间三个开关作为一组，实际使用时可根据电路的需求来决定三组开关各自的数量，电路要求较高时中间开关的数量可以多一些。另外，图3中是以msb为7位来举例说明的，所以是一共128个msb开关，当msb取不同位数的时候，开关的数量也会相应变化，设msb的位数为n，则开关数量为2ⁿ个。

使用自举控制信号的开关组里每个开关均有一个互补开关来互相搭配使用，如k62和k62’就是一组互补开关，这每一组互补开关的作用就是在对应的控制信号如kc62为高电平的时间里，始终保证k62和k62’中有一个保持为高电平，如图5所示，从而保证dac输出模拟电平的连续性。

控制信号自举电路103可以将开关控制信号的电平从电源电压vdd提升为vdd+vth，既可以大大降低其所控制开关的导通电阻，也不会使得控制电压过高使得开关有击穿的危险。

控制信号自举电路103由于使用了电容，从而有个缺点就是一旦诸如kc62这类控制信号高电平维持的时间太长，也即控制信号变化的频率过低的话，控制信号自举电路103里面电容上的电荷，会通过晶体管m2、晶体管m21、晶体管m22三个nmos的沟道漏电泻放光，导致控制信号自举电路103输出的控制电压重新减小到了vdd。因此，在逻辑控制电路里面加入了一个刷新时钟信号，该信号的主要作用就是和诸如kc62等信号通过逻辑运算后产生出一组互补的控制信号c62和c62’。刷新时钟信号和诸如c62，c62’等信号的频率至少是kc62信号的两倍以上的整数倍，由于诸如c62和c62’的频率快得多，大大缩短了控制信号自举电路103里电容上电荷的泻放时间，相应的经过自举后的k62和k62’的控制电平也就不容易受到电容上电荷泻放的影响了，解决了自举电路在低频下的问题。

而且在诸如kc62信号保持高电平的时间里，c62和c62’两个互补的控制信号始终能够保持至少一个为高电平，当kc62为低电平的时候，c62和c62’全部为零，这样保证了从dac的输出端看，dac输出的模拟电平变化的频率和诸如kc62等信号的变化频率是一致且同步的，这样就保证了dac输出模拟电平的连续性。

刷新时钟信号主要在dac工作在极低速率下时使用，当dac用于速率较高的场合时，刷新时钟信号可以关断不使用。不使用刷新时钟信号的时候，不交叠逻辑时序产生电路102输出的c62～c64就是和kc62～kc64同一频率且同步的控制信号，此时c62’～c64’为0，此时msb电阻串104对应的开关中只需k62～k64工作就已经够用，k62’～k64’保持断开的状态。

基于上述实施例，同时结合图2和图3。当msb电阻串104相邻位切换时，lsb电阻串105只有一个开关闭合，容易看出，当d点断开的时候，c点电压等于a点，这样开关电阻对msb电阻的影响大大减小，从而大幅度提高dac的线形。这种改进结构的dac在切换时，当之前的a点切换到c点以后，out_lsb<0>到out_lsb<32>的顺序也需要倒过来，这个可以通过相应的数字逻辑电路实现。上述电阻分段式数模转换器的控制系统与传统的结构相比只是控制各个开关通断的逻辑译码电路101变得更复杂一些，但是对数模转换器性能的提高是很显著的。

上述电阻分段式数模转换器的控制系统相比以前的结构而言，原理简单，虽然逻辑控制部分较为复杂，但是msb电阻串104对应的开关可以选择小尺寸，最终版图面积还是减小了，且上述电阻分段式数模转换器的控制系统可以应用于极低速率的数模转换器也可以用于高速率的数模转换器，对电源电压的要求也不高，性能在低温低压和slow工艺角下均非常稳定，因而可应用范围远比以往的结构要广泛的多。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。