用于在连续输入ADC处的可调电阻的保护电路的制作方法

这是接收来自题为“PROTECTION CIRCUITS FOR TUNABLE RESISTOR AT CONTINOUS-TIME ADC INPUT”(于2015年12月18日提交，序列号为62/269,528)的美国临时专利申请的权益的非临时专利申请。该美国临时专利申请的全部内容通过引用并入本文。

技术领域

本公开一般涉及模数转换器(ADC)，更具体地涉及用于在连续时间模数转换器输入处的可调电阻器的保护电路。

背景技术：

在许多电子应用中，模拟输入信号被转换为数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备设置有一个或多个传感器以进行测量，并且这些传感器可以生成模拟信号。然后，模拟信号将被提供给模数转换器(ADC)作为输入，以生成数字输出信号用于进一步处理。在另一种情况下，天线基于携带空气中的信息/信号的电磁波产生模拟信号。然后由天线产生的模拟信号作为输入提供给ADC，以产生数字输出信号用于进一步处理。

ADC可应用于诸如宽带通信系统，音频系统，接收机系统等许多地方。ADC可以转换表示真实世界现象(例如光，声音，温度或压力)的模拟电信号，用于数据处理目的。ADC用于广泛的应用，包括通信、能源、医疗保健、仪器仪表和测量、电机和电源控制、工业自动化和航空航天/国防。设计ADC是一项非常重要的任务，因为每个应用在速度、性能、功耗、成本和尺寸方面可能有不同的需求。随着需要ADC的应用的增长，对精确和可靠的转换性能的需求也在增长。

附图说明

为了提供对本公开及其特征和优点的更完整的理解，参考结合附图进行的以下描述，其中相同的附图标记表示相同的部分，其中：

图1是Δ-Σ模数转换器(DS ADC)的示例性系统图；

图2是根据本公开的一些实施例的1-2连续时间多级噪声整形Δ-Σ模数转换器(CT MASH ADC)的示例性系统图；

图3是根据本公开的一些实施例的连续时间流水线模数转换器的示例性系统图；

图4A示出根据本公开的一些实施例的在连续时间模数转换器(CTADC)的输入处的可调电阻器；

图4B是根据本公开的一些实施例的图4A的输入电路的放大视图；

图5示出了过载条件的示例；

图6示出了过载条件的另一示例；

图7示出了在CT ADC的输入处的可调谐电阻器的示例性保护电路；

图8示出了在正常条件下在CT ADC的输入处的可调谐电阻器的示例性保护电路；

图9示出了在过载条件下在CT ADC的输入处的可调电阻器的示例性保护电路；

图10示出了在另一过载条件下在CT ADC的输入处的可调电阻器的示例性保护电路；和

图11是示出根据本公开的一些实施例的用于保护CT ADC的输入处的可调电阻器的方法的流程图。

具体实施方式

诸如连续时间Δ-ΣADC和连续时间管线ADC的连续时间模数转换器(ADC)在输入处具有输入电阻器结构。输入电阻器结构通常是可调谐的，并且可调谐性通常由金属氧化物半导体场效应晶体管(MOSFET)开关提供。出于性能原因，具有端子到端子电压<1.0V的核心MOSFET用于开关。然而，典型的实现可能具有过载输入的可靠性问题。改进的输入电阻器保护电路可以通过基于其中连接开关的一侧的求和节点电压为可调电阻器结构内部的开关产生开关电压来解决这个问题。

设计模数转换器

ADC是将由模拟信号携带的连续物理量转换成表示该量的幅度的数字值(或携带该数字值的数字信号)的电子装置。该转换涉及模拟输入信号的量化，因此它将引入少量的误差。通常，通过模拟输入信号的周期性采样来进行量化。结果是将连续时间和连续幅度模拟输入信号转换为离散时间和离散幅度数字信号的数字值序列(即，数字信号)。ADC可以通过以下应用要求来定义：其带宽(其可以适当地转换为数字信号的模拟信号的频率范围)及其分辨率(离散电平的数量，最大模拟信号可以被划分并表示为数字信号)。ADC还具有用于量化ADC动态性能的各种规范，包括信号与噪声和失真比(SINAD)，有效位数(ENOB)，信噪比(SNR)，总谐波失真(THD)总谐波失真加噪声(THD+N)和无杂散动态范围(SFDR)。ADC具有许多不同的设计，可以根据应用要求和性能规格进行选择。

基于Δ-Σ(DS)调制(本文称为“DS ADC”)的ADC已经广泛地用于数字音频和高精度仪器系统中。图1是Δ-Σ模数转换器(DS ADC)的示例性系统图，或者在本文中有时称为Δ-Σ调制器。DS ADC包括环路滤波器102，量化器104和反馈数模转换器(DAC)106(即，在DS ADC的反馈路径中的DAC)。输入处具有输入电阻器结构。输入电阻器结构通常是可调谐的，并且可调谐性通常由金属氧化物半导体场效应晶体管(MOSFET)开关提供。出于性能原因，具有端子到端子电压<1.0V的核心MOSFET用于开关。然而，典型的实现可能具有过载输入的可靠性问题。改进的输入电阻器保护电路可以通过基于其中连接开关的一侧的求和节点电压为可调电阻器结构内部的开关产生开关电压来解决这个问题。

DS ADC通常提供能够以低成本以高分辨率将模拟输入信号转换为数字信号的优点。通常，DS ADC使用DS调制器对模拟信号u进行编码。量化器104可用于此目的，采用例如低分辨率ADC作为1位ADC，闪速ADC，闪速量化器等。然后，如果适用，DS ADC可以应用数字滤波器(未示出)到DS调制器(即，量化器104)的输出以形成更高分辨率的数字输出。可以包括具有一个或多个积分器的环路滤波器102，以为DS ADC提供误差反馈，并帮助将来自量化器104的噪声形成从基带到较高频率。通常通过取原始模拟输入信号u和使用反馈DAC 106(其中数字化信号v被转换回模拟信号)产生的原始模拟输入信号的重建版本之间的差来产生误差。DS ADC的一个关键特性是其将量化噪声q(来自量化器104)推送到较高频率(也称为噪声整形)的能力。噪声整形的量取决于环路滤波器102的阶数。结果，DS ADC通常能够实现高分辨率模数转换。由于其流行性，已经提出了DS ADC和采用DS ADC的结构的许多变化。

已经提出了对DS ADC的不同变化以实现适合于各种系统的各种优点。在一些应用中，DS ADC已经适应于满足功率关注，而一些其他DS ADC已经适应以降低复杂度。在某些情况下，DS ADC已经通过提供对错误和/或噪声的增强的控制来适应于满足精度关注。例如，对于强调噪声整形的应用，可以使用更高阶的DS调制器，即在环路滤波器中使用更多的积分器和反馈路径，用于将更多的量化噪声整形为高频。三角积分ADC(例如，图1)使用与过采样组合的量化噪声的整形来折衷具有信号带宽的分辨率。高阶噪声整形和多位实现允许更积极的权衡，但是存在使ADC不稳定的风险。

已经引入了具有多个DS ADC的多级噪声整形(MASH)ADC。一般来说，MASH ADC具有多个级，例如多个DS ADC。在一个示例中，MASH ADC可以具有两个级，例如前端和后端。每个级接收相应的模拟输入并输出相应的数字输出。在某些情况下，级接收相同的模拟输出。在一些情况下，级接收不同的模拟输入。例如，一些MASH ADC具有前端和后端，其中每个调制器的输入不同。一些MASH ADC具有阶段的实现可能不同的阶段。MASH ADC通过依靠单独稳定的Δ-Σ调制器的级联来解决不稳定性的问题。然而，MASH ADC依赖于量化噪声的消除，这需要模拟和数字传递函数之间的精确匹配。

一般来说，MASH ADC可包括用于数字化系统的信号和误差的多个级(级联Δ-Σ调制器)，以便满足与带宽，分辨率和信噪比相关的设计要求。MASH ADC的一个优点是，设计级联稳定的低阶环路，同时实现(潜在不稳定的)高阶环路的良好性能。在一个示例中，第一级使用第一ADC从模拟输入信号产生数字输出信号。可以从第一DAC模拟输出中减去第一级中的量化器的输入(或者等效地，来自第一环路滤波器/积分器的输出)，以产生第一级量化噪声。第一级量化噪声由第二级数字化。结果是第一级产生表示其量化噪声的模拟信号，并且第二级使用第二ADC对第一级的量化噪声进行量化。多级方法允许减少量化噪声，从而允许MASH ADC实现更高的性能。如果使用更多的级，则可以从第二DAC模拟输出中减去第二级中的量化器(或者等效地，来自第二环路滤波器或积分器的输出)的输入，以产生第二级量化噪声，通过第三阶段量化。到量化器的输入或来自环路滤波器/积分器的输出可以在减法之前被延迟元件延迟。可以提供延迟元件与用于在延迟元件的输入处从模拟信号生成DAC模拟输出的信号路径的可能的跨导和群延迟。为了产生MASH ADC的最终输出，组合相应的输出。有效地，结果是第一级的量化噪声被第二级抑制，并且来自第二级的量化噪声被第三级抑制(产生与单个三阶环相同的噪声抑制，当使用三个级联的一阶环路)。

连续时间多级噪声整形模数转换器(MASH ADC)

图2是根据本公开的一些实施例的1-2连续时间多级Δ-Σ模数转换器(CT MASH ADC)的示例性系统图。在该示例中，CT MASH ADC具有两个阶段：作为第一阶段(或前端)的一阶Δ-Σ调制器和作为第二阶段(或后端)的二阶Δ-Σ调制器。第一级(或前端)产生第一数字输出V1。第二级(或后端)产生第二数字输出V2。Δ-Σ调制器的阶数由级中的积分器数量(反馈环路的数量)确定。第一级(前端)只有一个积分器(例如，具有产生输出信号X1的运算放大器AMP1 202的积分器)，因此它是一阶调制器。第二级(后端)具有两个积分器(例如，具有产生输出X2的放大器运算放大器AMP2 204的积分器，以及具有产生输出X3的运算放大器AMP3 206的积分器)，因此它是二阶调制器。

返回参考图2，由第一级前端内的闪速量化器(“FLASH1”208)提供的粗量化的残差被馈送到第二级后端，并且被第二级后端数字化。第一级前端(或闪速量化器FLASH1 208的输入)X1中的积分器的输出被FLASH1 208数字化，以产生数字输出V1。数字输出V1被提供作为DAC“DAC2A”210的输入以产生模拟输出信号。X1(或延迟块212的输出处的X1的延迟版本)与DAC2A 210模拟输出之间的差产生粗量化的残差。可以提供延迟元件212以匹配用于产生DAC2A 210模拟输出的信号路径(即，通过FLASH1 208和DAC2A 210的路径)的可能的跨导和群延迟。前端V1的数字输出和后端V2被适当地组合在数字域中作为1-2CT MASH ADC的最后数字字。

虽然该示例是1-2CT MASH ADC，但是本公开可应用于各种CT MASH ADC，包括具有多于两个级的CT MASH ADC，其中级的顺序不同。连续时间转换器不具有离散时间电路，例如开关电容器电路。作为连续时间转换器，CT MASH ADC可以以更低的功耗工作，并实现比其离散时间同类产品更好的宽带性能。然而，CT转换器可能更难以设计，特别是当存在用于较小节点(例如，65和28nm工艺)的制造工艺的新挑战时。

连续时间管线ADC

与MASH ADC相同，管线ADC是具有串联或级联连接的多个转换器级的转换器。

图3是根据本公开的一些实施例的连续时间流水线模数转换器的示例性系统图。连续时间流水线转换器300可以包括串联，流水线或级联配置的多个转换器级310.1-310.N。每个转换器级可以接收时钟信号(“CLK”)和相应的模拟输入信号(“V0”，“V1”，“V2”，“V3”...“VN-1”)，(“D1<n-1：0>”，“D2<n-电压”)的输出信号(“V1”，“V2”，“V3”...“VN-1”1：0>“，”D3<n-1：0>“...”DN<n-1：0>“)。“n”可以表示每个转换器级的位分辨率。虽然在图1中示出。如图1所示，所有转换器级具有用于数字分辨率的相同n个位，所以转换器级不需要具有用于数字分辨率的相同数量的位。每个转换器级可以生成相应的数字输出信号，其可以被组合以形成用于转换器300的整体数字输出。

每个转换器级可以包括生成相应数字输出信号的编码器(例如，粗ADC)，生成重构信号的解码器(例如，DAC)，生成重构信号的延迟转换器(例如连续时间延迟元件)来自模拟输入信号的延迟信号，以及产生残余信号的放大器(例如，放大器可以包括连续时间积分器)，其中延迟信号可以是连续电流信号。每个转换器级可以基于模拟输入信号生成粗粒度数字信号。每个转换器级还可以为流水线中的下一个转换器级生成以连续时间信号形式而不是离散时间形式的剩余信号。

如前所述，连续时间转换器不具有离散时间电路，例如开关电容器电路。作为连续时间转换器，CT流水线ADC可以以更低的功率工作，并实现比其离散时间对应的更好的宽带性能。例如，连续时间流水线ADC可以能够进行宽带宽操作，具有例如对于在28nm CMOS制造工艺上制造的转换器的具有10GHz时钟频率的大约500MHz至1GHz的带宽。与CT MASH ADC类似，CT管线ADC可能更难以设计。

在CT ADC的输入处的可调谐输入电阻器

通常对于CT ADC(例如，CT DS ADC，CT MASH ADC，CT管线ADC)，输入电路结构通常具有输入电阻器。这种输入电阻器通常是可调谐电阻器以补偿工艺变化。图4A示出根据本公开的一些实施例的在连续时间模数转换器(CT ADC)的输入处的可调电阻器。可调谐(输入)电阻器设置在CT ADC的输入端子和具有运算放大器404的积分器402的输入之间。积分器402是连续时间积分器，其可以具有运算放大器404和至少一个电容器C反馈配置。在所示的差分实现中，存在两个可调电阻器RP和RN。可调电阻器RP连接到输入端子TP和积分器402的两个输入端子中的一个。可调电阻器RN连接到输入端子TN，并且连接到积分器402的两个端子中的另一个。输入端子被称为运算放大器求和节点406和408.终端TP和TN连接到模拟输入(例如，以接收差分模拟输入)，其可以由CT外部的电路提供ADC(例如，芯片外)。

由于半导体制造工艺的限制，输入电阻器的电阻值的变化可以改变20％-25％。例如，假设差分输入电阻为200欧姆，则每个电阻器应具有100欧姆加或减1％左右的电阻值。积分器的RC值控制转换器的传递函数，因此R值的控制对于CT ADC的正确操作是重要的。工艺变化使得难以精确地实现电阻值。为了解决这个问题，使输入电阻器的电阻值可调。

图4B是根据本公开的一些实施例的图4A的输入电路的放大视图。放大视图更详细地描绘了可调谐电阻器RP，并且本领域技术人员将理解，可调谐电阻器RN可以以类似的方式实现。为了提供可调电阻器，一组电阻器滑块416被并联配置。提供开关414以将电阻器片416切换到可调电阻器中或从可调电阻器切换出来，以改变可调电阻器的总电阻。为了控制工艺变化并在输入处提供精确的电阻值R，包括开关414以将并联电阻器片416切换到可调电阻器中或从可调电阻器切换以调谐输入电阻值。

开关414可以用金属氧化物半导体场效应晶体管(MOSFET)来实现，因为它们在互补金属氧化物半导体工艺中容易获得。关于一个示例性电阻器片418和一个示例性晶体管410描述切换电阻器的输入和输出的操作。电阻器片组中的电阻器片418连接到CT ADC的输入端子(例如，TP，TN)和晶体管410的漏极(用作开关的晶体管410)。晶体管410的源极连接到积分器402的输入端。积分器402的输入端在本文中可被称为积分器402的运算放大器404的输入端，运算放大器求和节点406，或运算放大器节点408.晶体管410的栅极由特定电压驱动以使开关或晶体管导通或截止，以便将晶体管切换到晶体管组中或从晶体管组切换。换言之，开关的一个端子(例如，晶体管410的漏极)连接到对应的电阻器片(例如，电阻器片418)，并且开关的另一端子(例如，晶体管410的源极)连接到运算放大器求和节点406.开关的状态由控制电压(例如，晶体管410的栅极处的控制电压)控制。

当开关接通时，选择/使用相应的电阻器片。当开关断开时，不选择/使用相应的电阻片。不同类型的MOSFET可用作可调电阻器中的开关，包括I/O MOSFET和核心MOSFET。由于性能原因，可以使用特定类型的MOSFET，即核心MOSFET(或核CMOS)，用于开关404。例如，核心MOSFET可以利用最小(非线性)寄生电容实现最大沟道电导gds。

然而，核心MOSFET器件具有相对小的端子到端子电压。例如，在65nm或28nm工艺中，端子到端子电压(例如，漏极到源极电压VDS，栅极到源极电压VGS)必须小于1.0伏特(V)。也就是说，|VGS|<1V，|VDS|<1V，以确保核心MOSFET不被损坏。否则，比指定的端子到端子电压更高的电压会损坏核心MOSFET。虽然I/O MOSFET具有更高的端到端电压容限(1.8-2.5V)，但是由于其非线性gds和寄生电容/电阻，ADC输入端使用I/O MOSFET会降低ADC的失真。使用核心MOSFET(1.0V)减轻了失真问题并提高了性能，但是核心MOSFET可能会被输入端TP和TN处的过载输入(大电压摆幅)损坏。当电压摆幅较大时，核心MOSFET的端子到端子电压可容易地超过1.0V。

注意，在65nm或28nm工艺中，电源电压通常为约1.0伏特(0.9V-1.2V左右)。因此，积分器402的输入端子(在本文中也称为求和节点电压)优选地在0.5伏特处操作，大约是电源电压的一半(并且由于积分器402的反馈作用而保持稳定在0.5V因为输入在正常可接受范围内)。为了接通开关414中的任何一个，其中开关的一个端子连接到运算放大器求和节点，通常在晶体管(例如，核心MOSFET)的源极和栅极之间施加1V以具有最大电导的核心MOSFET。因此，栅极电压可以被设置为大致1.5V＝0.5V+1V(精确的电压可以随着工艺而变化)以接通核心MOSFET，并且栅极电压可以被设置为0V以关断核心MOSFET。

核心MOSFET上的过载条件

对于一些图，为了简单起见，仅示出一个开关和一个对应的电阻器片。为了简化，省略了可调谐电阻器结构的其它开关和电阻器片(与所示的开关和电阻器片平行)。应当理解，过载条件以相同的方式适用于其它开关和电阻器片。用于描述MOSFET上的条件的电压意在是示例性的，而不限于本公开。

图5示出了过载条件的示例。为了说明，示出了一个电阻器(片)502和用于切换电阻器502的一个晶体管504。电阻器418连接到CT ADC的输入端子502和晶体管410的漏极(用作开关的晶体管410)。电阻器418是图4B的电阻器片416的一个电阻器片的示例。晶体管410是图4B的开关414的一个晶体管的示例。返回参考图5，晶体管410的源极连接到积分器402的输入端子，例如，运算放大器求和节点406和运算放大器求和节点408(如果电阻器418和晶体管410在另一差分信令路径中)。

在该示例中，晶体管410是核心MOSFET。要打开核心MOSFET，在核心MOSFET的栅极施加1.5V.假设输入范围通常以0.5V为中心，范围从0V到1V.当输入过载时，输入端子502上的输入电压可能会下降到0V以下。在本例中，输入电压为-0.5V在电阻器418两端的IR下降(即电压降)之后，晶体管410或节点504的漏极处的电压可以是0V。在这种情况下，栅极到漏极电压VGD晶体管410的栅极端子506(即，节点504和晶体管410的栅极上的电压)为1.5V，其大于核心MOSFET的1V端子到端子电压。核心MOSFET可能损坏。在栅极到源极侧也可能发生相同的情况，其中由于输入处于-0.5V，运算放大器求和节点406电压(在积分器402的输入端处)的电压从0.5V变为0V。到源极电压VGS 508(即，晶体管410和运算放大器求和节点406的栅极两端的电压)为1.5V，其也大于核心MOSFET的1V端子到端子电压。因此，当输入端子502处的电压下降到0V以下并且核心MOSFET(即，晶体管410)导通时，核心MOSFET可能断开。

图6示出了过载条件的另一示例。在该示例中，晶体管410是核心MOSFET。为了关闭核心MOSFET，在核心MOSFET的栅极施加0V.假设输入范围通常以0.5V为中心，范围从0V到1V.当输入过载时，输入端子502上的输入电压可以超过1V.在本例中，输入电压为1.5V由于核心MOSFET被关断并且不传导电流，所以在电阻器518上没有IR压降，并且来自输入端子502的电压在核心MOSFET或节点504的漏极处表现为1.5V。在这种情况下，栅极到漏极电压VGD 506(即，节点504和晶体管410的栅极上的电压)是-1.5V，其绝对值或幅度大于1V的端子到端子电压(即|VGD|>1.0V)。在本例中，可能会损坏核心MOSFET。因此，当输入端子602处的电压高于1V并且核心MOSFET被关断时，核心MOSFET可能断开。

尽管I/O晶体管可以用于代替核心MOSFET以具有更高的最大可允许端子到端子电压并且减少开关或MOSFET被损坏的机会，但是由I/O晶体管引入的失真是不可接受的对于某些应用。通常，设置在输入端子502处的二极管(在图中标记为“D”)可以在一定程度上钳位输入电压。然而，由于核心MOSFET的最小允许端到端电压小得多，这些二极管不足以保护核心MOSFET。虽然本文中的一些示例描述了使用核心MOSFET的挑战，但本领域技术人员应当理解，本文所述的实施例适用于其中由于相对低的最大可允许端子到端子电压，晶体管可容易击穿的实现。

用于可调电阻器的保护电路

为了解决上述过载情况，不是在核心MOSFET的栅极处提供1.5V和0V的固定参考电压以使核心MOSFET分别导通或关断(分别地)，驱动基于在运算放大器求和节点(例如，运算放大器求和节点406或408)或积分器402的输入端子处的电压来产生基极电流。此电压在本文中称为求和节点电压(其通常为0.5V一个例子)。

图7示出了在CT ADC的输入处的可调谐电阻器的示例性保护电路。将运算放大器求和节点406处的电压(作为示例)例如经由单位增益(x1)缓冲器702提供给电压发生器704和706(示为1V和0.5V电压源)。电压发生器704和706连接到运算放大器求和节点406以产生要施加到核心MOSFET的栅极的导通和关断电压。因此，ON和OFF电压跟随运算放大器求和节点406的电压。当在ADC输入(例如，在输入端子502处)发生过载时，运算放大器求和节点406处的电压(积分器402的输入端子处的电压)偏离0.5V的正常电压。晶体管410(例如，MOSFET)可以通过基于偏移的运算放大器求和节点电压产生晶体管410的栅极电压来保护，以避免超过晶体管410的端子到端子电压。换句话说，可调谐开关内部的开关的ON和OFF电压基于开关(例如，源极)的一侧连接到的求和节点电压(例如，运算放大器求和节点406，运算放大器求和节点408或积分器402的输入端子)来产生电阻器结构，例如，漏极连接到电阻器片)。当输入电压在正常范围内时，求和节点电压保持恒定(例如，0.5V)。如果输入过载，求和节点电压可能偏离正常工作点。在任一情况下，保护电路确保满足端子到端子电压要求。

通过DC电压偏移(由电压发生器704和706或源极跟随器提供)和缓冲(由缓冲器702)产生ON和OFF电压。如前所述，电阻器片连接在ADC输入端子和开关之间。保护电路可以确保核心MOSFET，因为即使当核心MOSFET的可允许端子到端子电压相对较小时，开关仍然可以操作。可调电阻器的保护电路在连续时间DS ADC，连续时间MASH ADC和连续时间流水线ADC的输入处特别有用，其中在可调电阻器电路中使用的开关需要满足应用要求即失真水平)可以具有相对低的最大可允许端子到端子电压。

图8示出了在正常条件下在CT ADC的输入处的可调谐电阻器的示例性保护电路。在正常状态期间，端子502处的输入信号在从0V到1.0V的正常范围内，运算放大器求和节点406处的电压为0.5伏特。积分器402的反馈作用使运算放大器求和节点406处的电压或多或少恒定在0.5伏特。因此，可以通过电压偏移/发生器704和706产生ON和OFF电压(分别为1.5V和0V)以驱动晶体管410(核心MOSFET)的栅极导通或截止。基于0.5V的运算放大器求和节点406处的电压加上1V的电压发生器704的电压偏移产生1.5V的导通电压。基于运算放大器求和节点处的电压产生0V的截止电压406减去0.5V的电压发生器706的电压偏移。晶体管410核心MOSFET不被损坏，因为端子到端子电压条件(例如，VGD 506和VGS 508)没有超过1V，并且晶体管410的导通和截止切换适当地操作。

当输入信号超出正常范围(例如，0V到1.0V)时，运算放大器求和节点处的电压可偏离0.5V，因为积分器402的反馈动作用完。因此，运算放大器求和节点406处的电压可取决于输入端子502处的输入信号而从0.5V上升或下降。不同地说明。不同地说明。积分器402的反馈动作饱和，且运算放大器求和节点406处的电压极大地影响由输入电压。例如，如果输入信号为1.5V，则运算放大器求和节点406处的电压可以从0.5V变为1.0V。如果输入信号处于-0.5V，则运算放大器求和节点406处的电压可以从0.5V到0V。尽管在积分器402的输入处的二极管(在图中标记为“D”)可以将运算放大器求和节点406处的电压从0V钳位到1V，但是运算放大器求和节点406处的电压仍然可以偏离0.5V工作点。

图9示出了在过载条件(负过载)下在CT ADC的输入处的可调谐电阻器的示例性保护电路。在该示例中，晶体管410(例如，核心MOSFET)将被导通，使得核心MOSFET的栅极连接到电压发生器704，从而提供来自运算放大器求和的电压的1V(上)的电压偏移假设输入范围通常以0.5V为中心，范围从0V到1V。当输入过载时，输入端子502处的输入电压可以下降到0V以下。在该示例中，输入电压为-0.5V。在电阻器418两端的IR下降(即电压降)之后，晶体管410(节点504)的漏极处的电压可以是0V。运算放大器求和节点406处的电压因此，1V(在运算放大器求和节点406处的0V被移位了1V的电压上移)施加到核心MOSFET的栅极。在这种情况下，栅极到漏极电压VGD 506大致为1V，意味着可以满足核心MOSFET的1V端子到端子电压要求(VGD<1.0V)。此外，栅极到源极电压VGS 508也大致为1.0V，这也意味着可满足核心MOSFET的1V端子到端子电压要求(VGS<1.0V)。保护晶体管410(核心MOSFET)免受损坏。因此，当输入端子502处的电压下降到0V以下并且核心MOSFET导通时，可调电阻器中的晶体管410(例如，核心MOSFET)由保护电路保护。

图10示出了在另一过载条件(正过载)下在CT ADC的输入处的可调谐电阻器的示例性保护电路。在该示例中，晶体管410(例如，核心MOSFET)将被关断，因此晶体管412的栅极连接到电压发生器704，从而提供与运算放大器的电压相比为0.5V(下)的电压偏移假设输入范围通常以0.5V为中心，范围从0V到1V。当输入过载时，输入端子502处的输入电压高于1V。在该示例中，输入电压为1.5V。由于晶体管410(核心MOSFET)被关断并且不传导电流，所以在电阻器418两端没有IR压降，并且来自输入端子502的电压在漏极处出现为1.5V晶体管410(节点504)。运算放大器求和节点406处的电压从0.5V偏移到1V。因此，0.5V(在求和节点处移动1V，向下移动0.5V的电压)向晶体管410的栅极施加。在这种情况下，栅极到漏极电压VGD 506大致为-1V，意味着可满足核心MOSFET的1V端子到端子电压要求(|VGD|<1.0V)。栅极到源极电压VGS 508大致为-0.5V，意味着核心MOSFET的1V端子到端子电压要求也可以满足(|VGS|<1.0V)。在该示例中，保护晶体管410(核心MOSFET)免受损坏。因此，当输入端子502处的电压高于1V并且晶体管410(例如，核心MOSFET)被关断时，晶体管410由保护电路保护。

对于本文的图7-10，为了简单起见，仅示出一个开关/晶体管和一个对应的电阻器片。为了简单起见，省略了本公开所设想的可调谐电阻器结构的其它开关和电阻器片(与所示的开关和电阻器片平行)。应当理解，保护电路可以以相同的方式复制用于其它开关和电阻器片。具有用于每个电阻器片的保护电路的可调电阻器结构可以针对电路的两个差分路径实现，即使针对一个差分路径示出仅一个可切换电阻器片。

对于差分过载信号(不涉及共模过载输入)，当在一个差分路径上出现过载条件(例如，一个输入端子看到-0.5V)时，在另一个差分路径中出现相反的过载状况(例如，另一输入端子看到+1.5V)。因此，在两个路径中实现的保护电路可以保护差分电路两侧的核心MOSFET。在本文中为了简单，省略了用于另一个差分路径的另一可调电阻器结构。

用于描述MOSFET上的条件的电压意在说明而不限制本公开，因为对于图中所示的一些电压，实际电压可偏离0.1-0.2V。

用于保护CT ADC的输入处的可调电阻器的方法

图11是示出根据本公开的一些实施例的用于保护CT ADC的输入处的可调电阻器电路的方法的流程图。

在1102中，基于求和节点电压上的第一DC电压偏移产生ON电压。例如，第一DC电压偏移可以是+1V。因此，ON电压是求和节点电压加上1V。在1104中，基于求和节点电压上的第二DC电压偏移产生OFF电压。例如，第二DC电压偏移可以是-0.5V。因此，OFF电压是求和节点电压减去0.5V。在1106中，核心MOSFET的栅极由ON或OFF电压驱动，这取决于可调电阻器的期望电阻器值。

对于1102和1104，该方法可以包括基于ADC的运算放大器的求和节点处的电压来生成第一电压和第二电压。对于1106，该方法可以包括用第一电压驱动耦合到可调谐电阻器电路的电阻器片的晶体管以切换电阻器片，并且利用第二电压驱动晶体管以切断电阻器片。晶体管耦合到求和节点，并且电阻器片耦合到ADC和晶体管的输入端子(参见例如图7-10)。切换电阻器片输入和输出调节可调电阻器的总电阻。对于CT ADC，控制电阻的值对于控制CT ADC的传递函数是有用的。

ADC的输入有时可能是正过载或负过载。求和节点处的电压响应于ADC输入端的过载条件而偏移。在晶体管的一个端子连接到的求和节点处的电压的偏差可以在晶体管未被正确驱动的情况下对晶体管施加应力。为了解决这个问题，可用于驱动晶体管的栅极的第一电压和第二电压可以遵循求和节点处的电压，以限制晶体管的栅极到漏极电压和栅极到源极电压。因此减少了损坏晶体管的风险。

对于1102，产生第一电压(导通电压)包括将求和节点处的电压移位第一DC电压偏移。用第一电压驱动晶体管使晶体管导通。在一些实施例中，产生第一电压包括将求和节点处的电压向上上移第一电压偏移。对于1104，产生第二电压(OFF电压)包括将求和节点处的电压移位第二DC电压偏移。用第二电压驱动晶体管使晶体管截止。在一些实施例中，产生第二电压包括将求和节点处的电压下移第二电压偏移。可以包括图7-10中所示的用于实现1102和1104的电压发生器。应当理解，导通或截止电压和电压偏移量可以根据晶体管和可调电阻器电路的电路实现而不同。

示例性可调电阻器电路和用于可调电阻器电路的保护电路

在一些实施例中，在模数转换器(ADC)的输入处的可调电阻器电路包括电阻器片，晶体管和驱动器。可调电阻电路由图7-10示出。电阻器片被配置为并联耦合到ADC的输入端。晶体管耦合到相应的电阻器片和ADC的运算放大器的求和节点，用于将电阻器片切换进入和离开可调电阻器电路。驱动器耦合到相应的晶体管，用于从求和节点处的电压产生晶体管的导通和截止电压。如图7-10中的示例所示，电阻器片的第一电阻器片耦合到晶体管的第一晶体管的漏极，晶体管的第一晶体管的源极耦合到求和节点，并且所述第一晶体管的栅极耦合到所述驱动器的第一驱动器。

导通电压导通晶体管的第一晶体管并且切换电阻器片的第一电阻器片，并且截止电压关断第一晶体管并且切断第一电阻器片。在一些实施例中，导通电压是求和节点处的电压加上第一电压偏移，截止电压是求和节点处的电压减去第二电压偏移。示例性驱动器可以包括第一电压发生器和第二电压发生器，第一电压发生器用于产生导通电压并且将求和节点处的电压移位第一电压偏移，第二电压发生器用于产生截止电压并且将求和节点处的电压移动第二电压转移。在一些实施例中，示例性驱动器可以包括用于缓冲求和节点处的电压并且向第一和第二电压发生器提供缓冲电压的缓冲器。

因为ADC的输入处的信号来自芯片外的源，所以ADC的输入有时可能过载，其中电压可高于或低于正常电压范围。在ADC的输入端子处的过载条件期间，求和节点处的电压偏移。如果未正确驱动，晶体管可能会损坏。为了确保晶体管的端子到端子电压不超过最大允许量，导通和截止电压可以随着求和节点处的电压而移动。第一电压发生器和第二电压发生器可以包括耦合到求和节点的源极跟随器。源极跟随器电路可以耦合到求和节点，并且电路可以将求和节点处的电压升高或降低固定量的电压。

保护电路对于核心MOSFET或其中晶体管的最大允许端子到端子电压规格相对较低(例如小于或等于1伏特)的其它MOSFET特别有用。由于核心MOSFET的关于失真的性能，核心MOSFET可以优于其他晶体管，并且它们可以在连续时间Δ-ΣADC或连续时间流水线ADC的输入处的可调谐电阻器内使用。

示例

示例1是一种用于保护在模数转换器(ADC)的输入处的可调电阻电路的方法，所述方法包括：基于在求和节点处的电压产生第一电压和第二电压，所述ADC的运算放大器；以及以所述第一电压驱动耦合到所述可调电阻器电路的电阻器片的晶体管以切换所述电阻器片；其中所述晶体管耦合到所述求和节点，并且所述电阻器片耦合到所述ADC和所述晶体管的输入端。

在示例2中，示例1可以包括用第二电压驱动晶体管以切断电阻器片。

在示例3中，上述示例中的任一个可以进一步包括生成第一电压，包括在求和节点处的电压通过第一DC电压偏移移位。

在示例4中，上述示例中的任一个可以进一步包括生成第二电压，包括在求和节点处的电压通过第二DC电压偏移移位。

在示例5中，上述示例中的任一个还可以包括生成第一电压，包括将求和节点处的电压向上上移第一电压偏移；以及产生所述第二电压，包括将所述求和节点处的电压下移第二电压偏移。

在示例6中，上述示例中的任一个可以进一步包括在第一电压导通晶体管的情况下驱动晶体管；以及以所述第二电压来关断所述晶体管来驱动所述晶体管。

在示例7中，上述示例中的任一个可以进一步包括：切换电阻器片，调入和调出可调电阻器的总电阻。

在示例8中，上述实例中的任一者可进一步包括响应于ADC的输入处的过载条件而在求和节点处的电压偏移；并且所述第一电压和所述第二电压跟随所述求和节点处的电压以限制所述晶体管的栅极到漏极电压和栅极到源极电压。

示例9是在模数转换器(ADC)的输入处的可调电阻器电路，所述可调电阻器包括：并联的电阻器片，其中每个电阻器片耦合到所述ADC的输入端子；耦合到相应电阻器片的晶体管和用于将电阻器片切换进和调出可调电阻器电路的ADC的运算放大器的求和节点；以及耦合到相应晶体管的驱动器，用于从求和节点处的电压产生晶体管的导通和关断电压。

在示例10中，上述示例中的任一个可以进一步包括导通电压导通晶体管的第一晶体管并且切换电阻器片的第一电阻器片，并且截止电压关断第一晶体管并且切换第一电阻片。

在示例11中，上述示例中的任一个可以进一步包括：导通电压是求和节点处的电压加上第一电压偏移；并且所述关断电压是所述求和节点处的电压减去第二电压偏移。

在示例12中，上述示例中的任一个还可以包括：驱动器的第一驱动器，包括：第一电压发生器，用于产生导通电压并且通过第一电压偏移在求和节点处移动电压；以及第二电压发生器，用于产生所述关断电压并且通过第二电压偏移在所述求和节点处移动所述电压。

在示例13中，上述示例中的任一个还可以包括第一驱动器，还包括用于缓冲求和节点处的电压并且向第一和第二电压发生器提供缓冲电压的缓冲器。

在示例14中，上述示例中的任一个可以进一步包括：在ADC的输入端子处的过载条件期间，求和节点处的电压偏移；以及在求和节点处的电压之后的导通和截止电压。

在示例15中，上述示例中的任一个可以进一步包括：第一电压发生器和第二电压发生器包括耦合到求和节点的源极跟随器。

在实例16中，上述实例中的任一者可进一步包括：所述电阻器片的第一电阻器片耦合到所述晶体管的第一晶体管的漏极；所述晶体管的所述第一晶体管的源极耦合到所述求和节点；并且所述第一晶体管的栅极耦合到所述驱动器的第一驱动器。

在示例17中，上述示例中的任一个可以进一步包括：晶体管的最大可允许端子到端子电压规格小于或等于1伏特。

在示例18中，上述示例中的任一个可以进一步包括：ADC是连续时间Δ-ΣADC。

在示例19中，上述示例中的任一个可以进一步包括：ADC是连续时间流水线ADC。

示例20是一种装置，包括：具有并联电阻器片和对应开关的可调电阻器电路，所述可调电阻器电路耦合到ADC的输入和ADC的运算放大器的求和节点；以及用于产生用于控制所述开关的接通和关断状态的电压的装置，其中所述电压遵循所述求和节点的电压。

在示例21中，示例20可以包括用于实现本文所描述的任何一个或多个功能的一个或多个装置。

其他实施注释、变化和应用

通常用于蜂窝电信的射频(RF)频带的宽度从用于2G/3G/4G平台的35-75MHz增长到用于今天的长期演进(LTE)的100-200MHz，并且需要放松图像抑制滤波已将直接中频(IF)采样频率推到300+MHz。在一些实施例中，用于可调电阻器的保护电路可以在连续时间(CT)多级噪声整形(MASH)ADC集成电路中使用，其在465MHz信号带宽上实现69dB的DR，组合功耗930mW±1.0V/1.8V电源。ADC集成电路可以在28nmCMOS中实现，并且在信号上实现64dB的峰值SNDR，-156dBFS/Hz的小信号噪声谱密度(NSD)和156dB的品质因数(FOM)带宽为465MHz。采用8GHz采样率和465MHz的信号带宽，过采样率(OSR)为8.6。可以选择1-2MASH架构以在低OSR下实现积极的噪声整形。使用低阶子回路也有助于整个ADC的鲁棒性。第一级可以是一阶调制器，以在低OSR情况下针对给定热噪声要求最小化放大器的功率。第一级可以包括有源RC积分器，17级闪速ADC(FLASH1)，电流导引DAC(IDAC1)和电容DAC(CDAC1)。CDAC1实现快速直接反馈(DFB)环路以补偿与所选FLASH-IDAC定时相关联的过量环路延迟。差分200ΩR1U和625uA IDAC1 LSB可以设置2V差分p-p输入满量程。抖动块将1位1/2-LSB抖动信号添加到FLASH1的输出。第一级的量化余数经由R21和电流控制DAC(IDAC2A)注入第二级。R21被实现为全通RC晶格滤波器，以提供准确的跨导和大致匹配通过FLASH1-IDAC2A路径的延迟的群延迟。然后残余电流由二阶第二级数字化。第二级包括用于提供DFB环路的有源RC谐振器，17级闪存ADC(FLASH2)，电流导引DAC(IDAC2B和IDAC3)和电容DAC(CDAC2)。第二级使用反馈拓扑来最小化STF峰值，并且第二级的输入满量程按比例缩小以提供6级的级间增益，以最小化总体量化噪声基底，同时防止第一级的残余饱和第二阶段。两个级的数字输出V1和V2被馈送到数字后端用于进一步处理。

在一些实施例中，一种装置包括具有并联电阻器片和对应开关的可调电阻器电路，所述可调电阻器电路耦合到ADC的输入和ADC的运算放大器的求和节点。该装置还包括用于产生用于控制开关的导通和关断状态的电压的装置，其中所述电压遵循求和节点的电压。该装置可以包括图7-10所示的电路和这里描述的各种实施例。

本领域技术人员将理解，具有开关的可调电阻器结构可以针对电路的两个差分路径实现，即使在本文的图中仅示出一组可切换电阻器片(并且在一些情况下仅示出一个可切换电阻片被示出以进一步简化电路图)。为了简单起见，在本文的附图中省略了由本公开设想的用于另一差分路径的另一可调电阻器结构。

尽管关于在CT DS ADC，CT MASH ADC或CT流水线ADC的输入处的可调电阻器的保护电路描述了本文所描述的实施例，但是这些类型的CS ADC不意味着限于公开。此外，本文所描述的实施例可适用于各种转换器，包括其它CT MASH ADC架构，DT MASH ADC架构以及CT管线ADC，DT管线ADC等。然而，应注意，所描述的实施例中的一些本文可特别用于CT ADC。在一些实施例中，保护电路可适用于各种ADC的输入电路结构，包括连续时间ADC(其使用连续时间电路)、离散时间ADC(其使用开关电容器电路)或混合连续时间和离散时间ADC。尽管本文中的一些示例涉及1-2MASH ADC，但是保护电路可应用于具有不同阶调制器(例如，2-2MASH ADC)的MASH ADC或具有多于两个级的MASH ADC。

保护电路特别用于保护耦合到总ADC的输入的核心MOSFET(或其端子到端子电压与核心MOSFET一样低，从而更易受损坏的其它MOSFET)通过电阻片。由于ADC的输入不受ADC的控制，因此ADC的输入可能会过载，并且内核MOSFET需要保护。

开关或晶体管可用于将图的晶体管410的栅极连接到由运算放大器求和节点处的电压产生的导通或截止电压。这种开关或晶体管可以由指示电阻器片是要被切换还是切换的控制信号来驱动。这些开关可以利用US2013/0033291(标题为“MULTI-OUTPUT-RESISTANCE SWITCH DRIVER CIRCUITS”)中所描述的开关电路的一些教导，以通过控制开关的驱动阻抗来提高性能。US2013/0033291通过引用整体并入本文。

用于保护电路的本架构特别适用于其中使用连续时间MASH ADC或连续时间管线ADC的高速，高精度应用。可以极大地受益于该架构的应用包括：仪器、测试、频谱分析仪、军事目的、雷达、有线或无线通信、移动电话(特别是因为标准继续推动更高速度的通信)和基站。

在一个示例实施例中，图中的任何数量的电路可以在相关联的电子设备的板上实现。板可以是能够保持电子设备的内部电子系统的各种部件，并且还提供用于其他外围设备的连接器的通用电路板。更具体地，板可以提供电连接，系统的其他部件可以通过该电连接电通信。基于特定配置需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器，微处理器，支持芯片组等)、计算机可读非暂时性存储器元件等可以适当地耦合到板。诸如外部存储器，附加传感器，用于音频/视频显示的控制器以及外围设备的其它组件可以作为插入卡，经由电缆附接到板或者集成到板本身中。在各种实施例中，本文描述的功能可以仿真形式被实现为在布置在支持这些功能的结构中的一个或多个可配置(例如，可编程)元件内运行的软件或固件。提供仿真的软件或固件可以在包括允许处理器执行那些功能的指令的非暂时性计算机可读存储介质上提供。

在另一示例实施例中，附图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关组件和电路的设备)或被实现为应用中的插件模块电子设备的特定硬件。注意，本公开的特定实施例可以部分地或整体地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字，模拟，混合信号和通常的射频功能：所有这些可以提供在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM)，其具有位于单个电子封装内的多个分离的IC，并且被配置为通过电子封装彼此紧密地相互作用。在各种其它实施例中，数字滤波器可以在专用集成电路(ASIC)，现场可编程门阵列(FPGA)和其它半导体芯片中的一个或多个硅核中实现。

本文概述的所有规格，尺寸和关系(例如，处理器的数量，逻辑操作等)仅仅是为了示例和教导的目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下，可以相当大地改变这样的信息。该规范仅适用于一个非限制性示例，因此，它们应当被这样解释。在前面的描述中，已经参考特定的处理器和/或组件布置描述了示例实施例。在不脱离本公开，所附权利要求的范围的情况下，可以对这样的实施例进行各种修改和改变。因此，描述和附图被认为是示例性的而不是限制性的。

注意，利用本文提供的大量示例，可以根据两个、三个、四个或更多个电子部件来描述交互。然而，这仅仅是为了清楚和示例的目的。应当理解，系统可以以任何合适的方式合并。沿着类似的设计替代方案，附图的任何所示的部件，模块和元件可以以各种可能的配置组合，所有这些都明显在本说明书的广泛范围内。在某些情况下，可以通过仅参考有限数量的电气元件来更容易地描述给定的一组流的一个或多个功能。应当理解，图中的电路及其教导是容易扩展的，并且可以容纳大量部件，以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制可能应用于无数其它架构的电路的范围或抑制电路的广泛教导。

注意，在本说明书中，对“一个实施例”、“示例性实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其它实施例”、“替代实施例”等中包括的各种特征(例如，元件、结构、模块、部件、步骤、操作、特性等)旨在表示任何这样的特征包括在本公开的一个或多个实施例中，或者可以不必在相同的实施例中组合。

与保护可调电阻器相关的功能，例如图11所示的过程，仅示出可以由图中所示的电路或耦合到所示的系统的电路执行的一些可能的功能(例如，数字电路或芯片上微处理器)。这些操作中的一些可以在适当时被删除或移除，或者这些操作可以被显着地修改或改变而不脱离本公开的范围。此外，这些操作的定时可以显着改变。前面的操作流程已经被提供用于示例和讨论的目的。由在此描述的实施例提供了基本的灵活性，因为在不脱离本公开的教导的情况下可以提供任何合适的布置、时间顺序、配置和定时机制。

本领域技术人员可确定许多其它改变、取代、变化、改变和修饰，并且意图是本公开涵盖所有这样的改变、替代、变化、改变和修饰。注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。