在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法与流程

本发明属于多层共烧陶瓷电路加工领域，具体涉及一种在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法，该方法能有效的保证多层共烧陶瓷电路基板的层间对位精度。

背景技术：

以ltcc(低温共烧陶瓷)为典型代表的多层共烧陶瓷电路，具有集成密度高、微波/数字/控制多功能混合集成、高频性能优异等突出优点，逐渐成为小型化、高性能t/r组件、频率源、相控阵天线等电路基板的首选实现手段，在航空、航天、弹载、舰载等领域获得广泛应用。

多层共烧陶瓷电路基板的常规制作工艺为：生瓷裁切→生瓷打孔→生瓷填孔→导体印刷→腔体制作→生瓷脱膜/叠层→真空包装→生瓷层压→生瓷切割→共烧→基板划片→测试/检验。在多层共烧陶瓷电路基板加工中，生瓷变形和叠层/层压工艺过程都会影响最终层间对位精度，而该工艺指标对于微波性能至关重要，当前多层共烧陶瓷实现的多功能电路基板的层间对位精度典型值为30μm～50μm，该水平对于内部集成高频微波器件的基板而言，容易产生性能的波动和较低的成品率。

生瓷形变控制和叠层是实现层间精准对位的关键环节，本发明的发明人已经在前期的研究中通过预先老化和二次贴膜对生瓷变形进行了有效的控制，但现有技术对减少叠层后生瓷间局部的滑动错位、变形仍缺乏可靠的固定方法。常规的叠层固定方法有两种：对于高温粘性较好的生瓷体系，如美国dupont公司的951体系，在高温下可表现一定的粘性，采用叠层后高温点焊的方式在生瓷的边缘固定若干点；对于高温粘性较差的生瓷体系，如美国ferro公司的a6m体系，即使在高温下，生瓷粘性依然较差，采用叠层后胶水局部点粘接的方式在生瓷的边缘固定若干点，这两种方式均是在生瓷边缘通过有限的几个点实现上下层之间的位置固定。

首先，对于腔体结构复杂、通孔/布线密度较高的电路基板，由于生瓷局部多腔体/多孔区域结构强度较差，仅采用几个点固定容易在叠层后会发生局部形变，且产品在转移、真空包装等工艺过程中，各层之间呈疏松状态，也容易出现局部的滑动错位，这些都将导致产品整体或局部区域的层间对位精度下降。其次，高温粘性较好的生瓷体系，虽然具有高温粘性的优点，但是该功能依赖于生瓷配方的有效调配，不具有广泛适用性，且现有商业化叠层设备均是点加热的功能设计，若为了提高生瓷层间固定性，将点焊改为面焊，意味着较高的设备改造成本；而对于高温粘性较差的生瓷体系，如果简单的将胶水局部点粘接改为整个面的胶水粘接，不仅将大大增加原本就较为繁琐的叠层工作量，而且胶水的面涂敷很难保证厚度精准控制和整个区域的均匀性，容易导致诸如基板烧结的离层、扭曲等问题，或者胶水与生瓷烧结不兼容则又会导致基板的电性能偏离。

技术实现要素：

针对现有技术存在的问题，本发明旨在提供一种与其它工艺环节良好兼容、成本低、适用范围广、使用方便，又能有效提高电路基板层间对位精度的工艺方法，以满足层间对位精度要求高的电路基板的生产要求。

本发明的在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法，包括：

在生瓷叠层前，在生瓷正面或/和背面覆上一层粘接涂层，该粘接涂层在生瓷叠层后实现相邻层生瓷粘接，从而实现生瓷各层之间的整体固定，再进入后续常规加工工序。

作为一种优选的技术方案，本发明所述的粘接涂层在低温下无粘性，适当的高温下具有良好的粘性，这样的特性更适合于在多层共烧陶瓷电路加工中应用。根据本发明的一些优选实施例，所述粘接涂层包括80％～90％粘接剂和10％～20％增塑剂，根据该配方，可实现30℃以下无粘性，35℃～50℃表现良好粘性，并且可在空气或氮气环境下，400℃～600℃温度区间以热裂解的方式分解、排出，不干扰电路基板的性能。

为了方便操作和避免直接涂覆粘接涂层造成厚度差异影响产品质量，本发明提供了一种优选的技术方案，将所述粘接涂层涂覆在有机膜片上再进行转移。因此，上述工艺方法所述在生瓷正面或/和背面覆上一层粘接涂层，具体是通过将涂覆有粘接涂层的有机膜片贴在生瓷正面或/和背面，再在叠层前撕下有机膜片将粘接涂层转移并保留在生瓷表面。

上述工艺方法中，所述粘接涂层的粘接剂选自聚乙烯醇、聚乙烯醇缩丁醛、羟甲基纤维素、羟乙基纤维素钠中的至少一种，所述增塑剂选自邻苯二甲酸二丁酯、邻苯二甲酸二辛酯、聚乙二醇中的至少一种。

本发明所述有机膜片主要起到负载和转移粘接涂层的作用，此外无特殊限制。

作为优选的技术方案，所述粘接涂层厚度为2μm～6μm，有机膜片的厚度为50μm～100μm。

为了保证粘接涂层与有机膜片能够良好分离，粘接涂层与有机膜片之间需涂覆微量离型剂，使有机膜片具有良好的可离形性，所述离型剂通常为硅油或等效产品。离形剂在有机膜片上的涂敷通常由膜片的供应商完成，用户直接采购使用即可。

上述工艺方法中，每叠一层生瓷，均对生瓷进行加热，使之达到35℃～50℃，并在表面轻轻施加压力，使相邻层生瓷之间通过粘接涂层实现粘接固定。

若待处理的生瓷有腔体域结构，则粘接膜片也制作成与之对应的形状。

本发明上述的在叠层前涂覆粘接涂层固定各层生瓷的方法，与现有技术方法相比，具有以下优势：实现了相邻生瓷之间的面粘接，大大增加了层间稳定性；适用于各种配方的生瓷，具有良好的兼容性；成本低、操作简便、工艺误差小、成品率高。

基于上述发明内容，本发明还提供了一种粘接膜，所述粘接膜包括有机膜片和涂覆在该有机膜片上的粘接涂层。所述有机膜片和粘接涂层如上述方法中所描述。

为了进一步提高电路基板的层间对位精度，本发明的方法还可包括抑制生瓷变形的步骤：预先将生瓷进行脱膜、老化，再对老化后的生瓷二次贴膜，然后再进行后续的包括叠层在内的常规加工工序。

生瓷与自带mylar膜之间存在流延残余应力，多层陶瓷电路加工过程中生瓷在脱膜以后发生形变，且各层形变量和形变区域不一，导致叠层时层间对位精度变差，大大影响成品的质量。本发明的发明人经研究发现，先将生瓷的自带膜撕掉，然后对不带膜的生瓷进行老化，从而消除流延的残余应力，让生瓷变形到位，再二次贴膜后进行后续加工可以很好的解决该问题，采用本发明的工艺方法可以有效的将生瓷形变率从0.06％以上降低到0.03％以下，操作简单，节约成本。

以上方法所述老化是将生瓷在40～80℃温度下干燥20～40min，或者在干燥环境中自然放置8h以上。

所述二次贴膜是指将老化后的生瓷重新贴上一层单面具有低粘性的有机膜片，以使生瓷获得后续工艺加工过程的支撑。根据本发明的一个具体实施例，所述二次贴膜的有机膜片厚度为30μm～100μm，单面涂敷厚度为0.5μm～3μm的低粘性涂层。

根据本发明的一个具体实施例，所述低粘性涂层主要成份包括60％～79％粘接剂、20％～39％增塑剂、1％～5％离型剂。

所述粘接剂选自聚乙烯醇、聚乙烯醇缩丁醛、羟甲基纤维素、羟乙基纤维素钠中的一种或几种，所述增塑剂选自邻苯二甲酸二丁酯、邻苯二甲酸二辛酯、聚乙二醇中的一种或几种，所述离型剂为硅油或其等效产品。

二次贴膜具有良好的尺寸稳定性，可防止老化的生瓷在加工过程中再次变形。所述低粘性涂层能满足粘贴需要，并且不与生瓷中固有的有机助剂起反应(防止改变生瓷的层压特性)，再次脱膜后粘性涂敷层在生瓷上无残留(防止改变生瓷的烧结特性)。

二次贴膜后采用常规的打孔、填孔、印刷、脱膜、叠层等多层陶瓷电路工艺进行加工，该流程为本领域技术人员熟知的常规方法。

二次贴膜所用的低粘性涂层与叠层所用的粘接涂层配方略有不同，前者为满足粘贴后脱离的低黏性需要，后者需要实现30℃以下无粘性，35℃～50℃表现良好粘性，且与生瓷烧结过程兼容。

多层共烧陶瓷电路基板的常规制作工艺为：生瓷裁切→生瓷打孔→生瓷填孔→导体印刷→腔体制作→生瓷脱膜/叠层→真空包装→生瓷层压→生瓷切割→共烧→基板划片→测试/检验。本发明所述可预先将生瓷进行脱膜、老化，再对老化后的生瓷二次贴膜的步骤通常在生瓷裁切之后，打孔之前；所述在生瓷叠层前，在生瓷正面或/和背面覆上一层粘接涂层的步骤通常在叠层前或在生瓷裁切之后，打孔之前，只要能在叠层和层压中起到稳定粘接作用即可，工艺顺序在不影响该作用的情况下可以视具体情况进行适当的调整，并不作为对本发明的限制。

本发明在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法，通过抑制生瓷变形步骤——预先将生瓷进行脱膜、老化，再对老化后的生瓷二次贴膜，消除膜与生瓷之间的残余应力，控制生瓷形变量，消除层间差异，再二次贴膜，使生瓷形变量由0.06％以上降低到0.03％以下，从而保证了叠层时较高的层间对位精度；在叠层之前采用带粘接涂层的有机膜片将各层生瓷进行粘接固定，应用范围不受生瓷配方、或是腔体结构、通孔/布线密度的限制，适用范围广，具有通用性；与现有技术通过几个点固定叠层相比，固定性能更好，能够稳定实现30μm以下，更优地，实现的25μm以下的层间对位精度，与高温热焊或者手工涂抹胶水相比，只需简单的贴、撕两步即可完成，操作简单，固定面大；更重要的是本发明的粘接涂层在实现叠层固定功能后，在后续工艺步骤中400℃～600℃温度区间即以热裂解的方式分解、排出，不干扰电路基板性能，具有良好兼容性。

附图说明

图1是本发明方法对生瓷进行脱膜的步骤；

图2是本发明方法对生瓷进行老化的步骤；

图3是本发明方法对老化的生瓷进行二次贴膜步骤；

图4是本发明方法对老化的生瓷进行二次贴膜后的效果图；

图5是自带mylar膜的生瓷结构图；

图6是本发明涂覆有粘性涂层的有机膜片结构图；

图7是本发明粘接膜贴在生瓷背面的结构图；

图8是对第1层生瓷加工的示意图；

图9是对第2层生瓷加工的示意图；

图10是对第n层生瓷加工的示意图；

图11是对最后一层生瓷加工的示意图；

图12是生瓷叠层过程示意图；

图13是生瓷叠层固定的整体示意图。

具体实施方式

以下仅为本发明一些较佳的实施方式，不应该将此理解为本发明上述主题的范围仅限于以下的实例，本发明的各个特征在不矛盾的情况下均可进行任意的组合，这些均属于本发明保护的范围。

本发明在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法，其中抑制生瓷变形的步骤具体如下，可参见图1-4：

实施例1

1)生瓷裁切成标准工艺尺寸后，将生瓷自带mylar膜2从生瓷1上撕掉，如图1所示。

2)对不带膜的生瓷1在60℃温度下进行干燥，干燥时间为30min，获得形变到位的生瓷3，如图2所示。

3)将单面涂有1μm低粘性涂层的有机膜片4贴在变形到位的生瓷3上，如图3所示。有机膜片4的厚度为50μm。

4)二次贴膜后的生瓷如图4所示，生瓷3和有机膜4较好的贴合，在多层共烧陶瓷电路的工艺加工中能够使生瓷保持低的变形量。

5)采用常规的打孔、填孔、印刷、脱膜、叠层等多层陶瓷电路工艺完成加工。

实施例2

1)生瓷裁切成标准工艺尺寸后，将生瓷自带mylar膜2从生瓷1上撕掉，如图1所示。

2)对不带膜的生瓷1在10万级净化环境中自然放置8h，获得形变到位的生瓷3，如图2所示。

3)将单面涂有2.5μm低粘性涂层的有机膜片4贴在变形到位的生瓷3上，如图3所示。有机膜片4的厚度为75μm。

4)二次贴膜后的生瓷如图4所示，生瓷3和有机膜4较好的贴合，在多层共烧陶瓷电路的工艺加工中能够使生瓷保持低的变形量。

5)采用常规的冲孔、填孔、印刷、脱膜、叠层、压层、烧结、分片、测试/检验的多层陶瓷电路工艺完成加工。

上述有机膜片的低粘性涂层，其成分包括62％聚乙烯醇缩丁醛，37％邻苯二甲酸二辛酯，1％硅油。

传统方法是将覆有自带mylar膜的生瓷直接采用常规的打孔、填孔、印刷、脱膜、叠层、压层、烧结、分片、测试/检验的多层陶瓷电路工艺完成加工。

采用本发明的上述方法可将生瓷形变率由传统的0.06％以上降低到0.03％以下，效果显著，且操作简单。

本发明在多层共烧陶瓷电路加工中提高层间对位精度的工艺方法，通过以下两种实施方式说明在叠层前涂覆粘接涂层固定各层生瓷的具体方式，可参见图5～13。

第一种方法是生瓷打孔前将实施例1或2的二次贴膜撕掉，将带有粘接涂层的有机膜片贴在生瓷背面，但产品最后一层生瓷不做此处理，保持原始生瓷状态。对生瓷进行生瓷打孔→生瓷填孔→导体印刷→腔体制作等工序加工。叠层时将生瓷背面朝上，从产品的第1层开始叠层，每叠一层，均通过前一层生瓷背面的粘接涂层在加热状态下与前一层生瓷实现粘接固定，然后将本层生瓷背面的有机膜撕掉，留下粘接涂层在生瓷背面，实现与下一层叠层生瓷的粘接，依次类推，直到最后一层生瓷完成叠层和粘接。对叠层固定好的生瓷块进行真空包装→生瓷层压→生瓷切割→共烧→基板划片→测试/检验等常规工序加工。

第二种方法是按照常规工艺，对生瓷进行裁切→生瓷打孔→生瓷填孔→导体印刷→腔体制作等工序加工，在叠层前才将带有粘接涂层的有机膜片贴在生瓷正面(若生瓷有腔体，则粘接膜需制作与之对应的腔体)，然后将有机膜撕掉，粘接涂层保留在生瓷正面，产品第1层不做此处理，保持原始状态。叠层时将生瓷背面朝上，从产品的第1层开始叠层，每叠一层，均通过本层生瓷正面的粘接涂层在加热状态下与前一层生瓷实现粘接固定，然后将本层生瓷背面的自带mylar膜或实施例1或2的二次贴膜撕掉，直到最后一层生瓷完成叠层和粘接。然后再对叠层固定好的生瓷块进行真空包装→生瓷层压→生瓷切割→共烧→基板划片→测试/检验等常规工序加工。

以上两种方法通过实施例3和实施4对照附图加以说明。

实施例3和4所用的粘接膜由粘接涂层、有机膜片和位于二者之间的离型剂构成。粘接涂层由粘接剂和增塑剂构成，粘接剂选自聚乙烯醇、聚乙烯醇缩丁醛、羟甲基纤维素、羟乙基纤维素钠中的至少一种，增塑剂选自邻苯二甲酸二丁酯、邻苯二甲酸二辛酯、聚乙二醇中的至少一种，粘接涂层厚度为2μm～6μm。有机膜片的厚度为50μm～100μm。离型剂为硅油。

实施实例3

1)将原始生瓷a的自带mylar膜a-2从生瓷a-1上撕掉，然后将涂覆有粘接涂层b-1的有机膜片b，在40℃热台上贴在生瓷背面，粘接涂层与生瓷背面接触，形成新的结构c。参见图5-7。

2)使用常规工艺在结构c上进行产品第1层通孔1-1、导体图形1-2、腔体1-3的制作。j-1为光学对位用通孔，j-2为销钉叠层用对位孔，如图8所示。

3)按照2)中方式，分别在新结构c上完成除最后一层外各层生瓷的加工，如图9-10所示。

4)使用常规工艺在生瓷a上完成最后一层生瓷上通孔l-1、导体图形l-2，光学对位用通孔j-1，销钉叠层用对位孔j-2等的加工，如图11所示。

5)叠层时将第1层生瓷背面朝上，与叠层机构对位固定以后，将背面的有机膜片b-2撕掉，留下粘接涂层b-1在第一层生瓷1’的背面；

6)将第2层生瓷背面朝上，与第1层生瓷1’对位叠层，然后通过40℃加热，同时加压的方式，实现与第1层生瓷1’的粘接，然后撕掉第2层生瓷背面的有机膜b-2，留下粘接涂层b-1在第2层生瓷2’的背面；

7)依次对其它n层生瓷进行同样叠层与固定处理，直到最后一层生瓷l完成叠层和粘接固定，如图12所示。最后形成从1’到l’依次叠层、固定的生瓷块体k，如图13所示。

8)利用常规工艺对叠层固定好的生瓷块k进行真空包装→生瓷层压→生瓷切割→共烧→基板划片→测试/检验等工序加工。

经测试，层间对位精度为10～25μm。

实施实例4

本实施例先将原始生瓷进行抑制生瓷变形步骤，此外仅处理顺序与实施例3略有不同。

1)经过实施例1或2的抑制生瓷变形处理的生瓷a，包括生瓷a-1(相当于实施例1、2中的生瓷3)和二次贴膜a-2(相当于实施例1、2中的有机膜4)，参考图5。

2)使用常规工艺在生瓷a上进行产品第1层通孔1-1、导体图形1-2、腔体1-3的制作。j-1为光学对位用通孔，j-2为销钉叠层用对位孔，参考图8。

3)分别在各层生瓷a上完成其它各层要素的加工，参考图9-11。

4)将涂覆有粘接涂层b-1的有机膜片b分别粘贴在第2层生瓷到最后一层生瓷的正面，参考图7，并在叠层前将b-2撕掉，留下粘性膜b-1在各层生瓷正面。

5)叠层时将第1层生瓷背面朝上，与叠层机构对位固定以后，将背面的膜a-2撕掉，形成1’。将第2层生瓷背面朝上，与第1层生瓷1’对位叠层，然后通过40℃加热，同时加压的方式，通过第2层生瓷正面的粘接涂层b-1实现与第1层生瓷1’的粘接，然后撕掉第2层生瓷2’背面的膜a-2。

6)依次对其它n层生瓷进行同样叠层与固定处理，直到最后一层生瓷l完成叠层和粘接固定，参考图12并将其粘接膜调整至各层生瓷的正面。最后形成从1’到l’依次叠层、固定的生瓷块体k，参考图13。

7)利用常规工艺对叠层固定好的生瓷块k进行真空包装→生瓷层压→生瓷切割→共烧→基板划片→测试/检验等工序加工。

经测试，层间对位精度为10～15μm。