线路板结构的制作方法

本实用新型为一种印刷电路板的结构。

背景技术：

随着电子产品的小型化趋势，线路板也需制作地更加轻薄，线路板上的导电迹线(trace)及焊线手指(bonding finger)的排列也越来越密集，因此其设计及制造所面临的挑战也越来越高。

焊线手指之间的间隙越小，制作时越容易发生短路的问题。例如，以往采铜箔限定焊垫设计(Copper Defined Pad Design，又称Non-Solder Mask Defined，简称NSMD)进行加工时，由于防焊层的开窗大于焊垫，因此在铜箔上进行表面电镀时，镍、金层1会包覆到铜箔2的三个表面(如图11所示)，铜箔间隙越小，短路的风险就越高，因而无法满足精密加工的需求。

另有人采用防焊开窗限定技术(Solder Mask Defined，简称SMD)将表面电镀的镍、金层1限定于防焊层3开窗范围内(如图12所示)。然而，SMD有其先天上的局限在于，镍、金层的侧边被防焊层完整包覆，以致于难以利用打线技术(wire bonding)将芯片与基板上的焊线手指以导线连接，导致打线技术的良率偏低。除此之外，采用SMD也会导致焊锡性变差(只有顶面为焊面)并提高走线难度(铜箔2面积通常会大于表面电镀层的面积)。

技术实现要素：

本实用新型的主要目的在于提供一种非以SMD技术制作表面电镀层的线路板结构。

本实用新型的另一目的在于提供一种能兼顾导线密度与加工良率的线路板结构。

为了达成上述及其它目的，本实用新型提供一种线路板结构，其包括一基板、若干导电迹线、至少一焊线手指、一填缝层以及至少一表面电镀层，导电迹线及焊线手指均形成于基板表面，相邻导电迹线之间或导线手指与相邻导电迹线之间具有间隙，填缝层填设于该些间隙，表面电镀层则形成于焊线手指顶面，其可为镍层、金层、银层、钯层其中一者或其层叠结构，其中表面电镀层具有一顶面及至少一侧面，且所述侧面的至少一部分并未接触填缝层。

基于上述设计，表面电镀层的顶面及至少一侧面均可与焊锡接触，焊锡性佳，表面电镀层的侧面未被遮蔽的特性使得本实用新型的线路板结构仍可兼容于打线技术(wire bonding)，而填设于间隙内的填缝层则可以避免以往NSMD易因间隙过小造成短路的问题，导线的密度可望提高。

关于本实用新型涉的具体实施方式及其它的优点与功效，将配合图式说明如下。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本实用新型线路板结构其中一实施例的剖面图；

图2至图9为本实用新型线路板结构其中一实施例的制造过程的剖面图；

图10为本实用新型线路板结构另一实施例的剖面图；

图11为以往采用NSMD加工的线路板结构的剖面图；

图12为以往采用SMD加工的线路板结构的剖面图。

符号说明

1：镍、金层 2：铜箔

3：防焊层 5A：薄铜箔

5B：面铜 5C：孔铜

6A：防焊材料 7A：刷磨轮

10：基板 11：贯通孔

20：导电迹线 30：焊线手指

40：填缝层 50：表面电镀层

51：顶面 52：侧面

60：防焊层

具体实施方式

请参阅图，所绘示者为本实用新型线路板结构其中一实施例的剖面图，该线路板结构包括一基板10、若干导电迹线20、若干焊线手指30、一填缝层40及表面电镀层50。本实施例的线路板结构例如可为封装用的IC载板。

基板10由绝缘材料制成，例如BT树脂及ABF树脂，基板10形成有贯通孔11，贯通孔11表面形成铜膜以连接基板10的不同表面。导电迹线(trace)20及焊线手指(bonding f inger)30均形成于基板10表面，其中焊线手指30为线路板结构中需与焊锡接触的部分，导电迹线20原则上不与焊锡接触，常见用以制作导电迹线20及焊线手指30的材料为铜，相邻导电迹线20及焊线手指30与其相邻导电迹线20之间具有间隙，填缝层40填设于该等间隙，表面电镀层50则形成于焊线手指30顶面，且表面电镀层50具有一顶面51及至少一侧面52，所述侧面的至少一部分并未接触填缝层40。其中，表面电镀层50可为镍层、金层、银层、钯层其中一者或其层叠结构，例如，表面电镀层可为镍金层叠结构、镍银金层叠结构、镍银层叠结构或镍钯金层叠结构。

为了避免导电迹线20裸露，线路板结构还可包括一防焊层60形成于导电迹线20及部分填缝层40表面。填缝层40及防焊层60两者均为绝缘层，例如均由防焊材料制成；在其它可能的实施方式中，填缝层40可为异于防焊层60的其它绝缘填充材料，例如环氧树脂、硅树脂、聚酰亚胺树脂、酚类树脂、氟树脂、二氧化硅、氧化铝等材料。

在可能的实施方式中，线路板结构的一部分焊线手指的侧面可能被防焊层完整包覆，其它部分的焊线手指至少一部分侧面裸露而不与防焊层及填缝层接触。

以下针对本实用新型线路板结构及其制法其中一实施例，参照图式说明如下。

如图2所示，以层合有薄铜箔5A的基板10作为起始材料，将该基板10钻孔，形成若干贯穿基板10不同表面的贯通孔11(如图3所示)，而后进行镀铜，于薄铜箔5A及贯通孔11表面形成面铜5B及孔铜5C(如图4所示)，接着，如图5所示，以线路影像转移技术将面铜5B及薄铜箔5A图像化，其中一部分面铜5B及薄铜箔5A作为导电迹线20，另一部分则作为焊线手指30，且经图形化后，导电迹线20之间及焊线手指30与导电迹线20之间具有间隙。

如图6所示，以防焊材料6A填平线路间隙，此时防焊材料6A亦覆盖导电迹线20及焊线手指30的顶面。如图7所示，利用刷磨轮7A将导电迹线20及焊线手指30顶面的防焊材料6A刷除，留下位于间隙内的防焊材料作为填缝层40，成为如图8所示的状态。

如图9所示，在导电迹线20及部分填缝层40顶面覆盖一防焊层60，焊线手指30顶面则保持裸露。

接着，进行表面电镀处理，在焊线手指30顶面形成表面电镀层50，表面电镀层50的顶面51及侧面52的一部分裸露而未接触填缝层40及防焊层60，成为如图1所示的线路板结构。

基于上述设计，表面电镀层的顶面及至少一侧面均可与焊锡接触，焊锡性佳，表面电镀层的侧面未被遮蔽的特性使得本实用新型的线路板结构仍可兼容于打线技术(wire bonding)，而填设于间隙内的填缝层则可以避免以往NSMD易因间隙过小造成短路的问题，导线的密度可望提高。

另外，请参考图10及图11，其中图10公开本实用新型另一实施例，图11则为利用NSMD技术所制成的习用线路板结构，比较后可以发现，在相同线路间距下，习用NSMD技术非常容易导致镍、金层1等表面电镀层过于靠近，显著提高短路的风险，增加不良率，相较之下，本实用新型先以填缝层40填补线路间隙后，再进行表面电镀，可以避免短路风险。换句话说，相较于NSMD技术，本实用新型更适用于高线路密度的电路板结构设计，因而更能符合电子产品轻薄短小的设计需求及趋势。

虽然本实用新型已通过上述的实施例公开如上，然其并非用以限定本实用新型，本领域技术人员，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的专利保护范围须视本申请的权利要求所界定者为准。