一种能够减小EMI的时钟扩频电路的制作方法

本实用新型涉及电路领域，特别是涉及一种时钟产生电路。

背景技术：

现有的时钟产生电路多采用一个锁相环来产生一个与输入时钟或是晶体振荡器震荡频率相关(多为整数倍)的时钟信号。此时钟信号是固定频率的，因而这个频率点产生一个大的EMI毛刺，需要额外加一个EMI滤波器来满足整机的EMI设计规范，这样使得系统成本大大增加。

技术实现要素：

实用新型目的：为了克服现有技术中存在的不足，本实用新型提供一种无需外加EMI滤波器，即可EMI满足设计规范的能够减小EMI的时钟扩频电路。

技术方案：为实现上述目的，本实用新型的能够减小EMI的时钟扩频电路包含输入整形电路、鉴相器、压控振荡器以及输出时钟整形电路，还包含用于对输入信号的频率进行调制、使调制后的信号在所需要的频率附近抖动的扩频调制器；

所述输入整形电路的输出端分出两个支路，其中一支路通过所述鉴相器连接所述扩频调制器的输入端，另一支路直接连接所述扩频调制器的另一输入端；所述扩频调制器的输出端连接压控振荡器的输入端，压控振荡器的输出端连接所述输出时钟整形电路；所述输出时钟整形电路的输出端分出两个支路，其中一支路输出时钟信号，另一支路通过分频器连接所述鉴相器的另一输入端。

进一步地，所述鉴相器依次包含主电路以及低通滤波器，所述低通滤波器直接连接至所述扩频调制器的输出端；所述扩频调制器包含可根据所述输入整形电路输出的时钟信号产生两路互补的逻辑输出信号的调制逻辑模块，还包含连接扩频调制器的输出端的第二正电流源与第二负电流源，第二正电流源与第二负电流源分别由调制逻辑模块产生的两路互补的逻辑输出信号使能。

进一步地，所述扩频调制器还包含第三开关以及第四开关；第二正电流源的负极以及第二负电流源的正极分别连接所述扩频调制器的输出端，且两者与扩频调制器的输出端之间分别设置有第三开关以及第四开关，第三开关与第四开关的通断分别由调制逻辑模块产生的两路输出信号使能。

进一步地，所述低通滤波器包含第一电容、第二电容以及电阻；所述第一电容的一端接地，另一端连接所述主电路的输出端；所述第二电容的一端接地，另一端通过电阻所述连接所述主电路的输出端。

进一步地，所述主电路包含第一触发器、第二触发器、第一正电流源以及第一负电流源；第一触发器接收所述输入整形电路的输出信号，且其输出端使能第一正电流源；第二触发器接收所述输出时钟整形电路的输出信号，且其输出端使能第一负电流源。

有益效果：本实用新型的能够减小EMI的时钟扩频电路包含扩频调制器，扩频调制器可以对输入信号的频率进行调制，使输出的信号在所需频率附近抖动，能够对时钟的频率进行一定的扩展，从而达到减小EMI的目的，无需外加EMI滤波器，即可EMI满足设计规范，使得系统使用成本降低。

附图说明

附图1为传统的时钟产生电路的构成图；

附图2为传统时钟产生电路的输入信号与输出时钟信号的频率与相位参照图；

附图3为能够减小EMI的时钟扩频电路的构成图；

附图4为本实用新型的时钟扩频电路的输入信号与输出时钟信号的频率与相位参照图；

附图5为鉴相器的电路图；

附图6为扩频调制器的电路图；

附图7为调制逻辑模块产生的两路互补的逻辑输出信号；

附图8为未经扩频调制的电路的频谱图；

附图9为经扩频调制的电路的频谱图。

具体实施方式

下面结合附图对本实用新型作更进一步的说明。

传统的传统的时钟产生电路如附图1所示，主要包括输入整形电路，鉴相器，压控振荡器，输出时钟整形电路和分频器，其输出时钟的频率和相位是固定的，如附图2所示，这种时钟产生电路的频谱图如附图8所示，其在固定的频率点具有一个大的EMI毛刺，需要额外加一个EMI滤波器来满足整机的EMI设计规范。

如附图3所示的能够减小EMI的时钟扩频电路，包含输入整形电路1、鉴相器2、压控振荡器4、输出时钟整形电路5以及分频器6，还包含扩频调制器3。

其中：

整形电路1主要是对输入时钟信号进行整形，使其上升，下降更快。便于后级电路处理。其输出信号的频率和输入信号相同；

鉴相器2是对两路输入信号的相位差进行鉴别和误差放大，其输出是一个电压信号，如果一路信号的相位超前与另外一路，其输出电压就会增加，反之输出电压会降低；

扩频调制器3能由输入时钟经过处理对鉴相器的输出电压信号进行调制得到一个新的调制后的电压信号，其可对输入信号的频率进行调制、使调制后的信号在所需要的频率附近抖动。

压控振荡器4能输出一个震荡信号，这个信号的频率受输入电压的控制。输入电压越高，其震荡频率越高。反之，输入电压越低，震荡频率越低；

输出时钟整形电路5主要是对信号进行整形后输出；

分频器6是对输入信号分频，这个分频主要是小数分频或是整数分频。

所述输入整形电路1的输出端分出两个支路，其中一支路通过所述鉴相器2连接所述扩频调制器3的输入端(鉴相器2具有两个输入端，该支路连接鉴相器2的一个输入端)，另一支路直接连接所述扩频调制器3另一输入端；所述扩频调制器3的输出端连接压控振荡器4的输入端，压控振荡器4的输出端连接所述输出时钟整形电路5；所述输出时钟整形电路5的输出端分出两个支路，其中一支路输出时钟信号，另一支路通过分频器连接所述鉴相器2的另一输入端。

本实用新型主要实在传统的时钟产生电路的基础上加入了扩频调制器3，对压控振荡器4的输入电压进行调制，压控振荡器4的输出信号的频率和相位也受到了相应的调制。本实用新型的时钟扩频电路的输入信号与输出时钟信号的频率与相位参照图如附图4所示，其输出信号的频率和相位均受到了一定的调制。

如附图5所示，所述鉴相器2依次包含主电路22以及低通滤波器21。

所述主电路22包含第一触发器U1、第二触发器U2、逻辑“与”门、第一正电流源I1以及第一负电流源I2；第一触发器U1接收所述输入整形电路1的输出信号，且其Q输出端使能第一正电流源I1；第二触发器U2接收所述输出时钟整形电路5的输出信号，且其Q输出端使能第一负电流源I2。具体地，第一触发器U1通过控制第一开关SW1的通断来控制第一正电流源I1是否接入鉴相器2的输出端，第二触发器U2通过控制第二开关SW2来控制第一负电流源I2是否接入鉴相器2的输出端，第一触发器U1与第二触发器U2均由正边沿触发。第一触发器U1与第二触发器U2两者的Q输出端同时连接逻辑“与”门的输入端，逻辑“与”门的输出端分别连接第一触发器U1与第二触发器U2两者的R端。

所述低通滤波器21包含第一电容C1、第二电容C2以及电阻R2；所述第一电容C1的一端接地，另一端连接所述主电路22的输出端；所述第二电容C2的一端接地，另一端通过电阻R2所述连接所述主电路22的输出端。

所述低通滤波器21直接连接至所述扩频调制器3的输出端，即鉴相器2所连接的扩频调制器3的输入端直接与扩频调制器3的输出端连接；所述扩频调制器3包含调制逻辑模块31，还包含连接扩频调制器3的输出端的第二正电流源I3与第二负电流源I4，调制逻辑模块31可根据所述输入整形电路1输出的时钟信号产生两路互补的逻辑输出信号，如附图7所示；调制逻辑模块31产生的两路互补的逻辑输出信号分别用于使能第二正电流源I3与第二负电流源I4，且两者均为正边沿触发。

具体地，所述扩频调制器3还包含第三开关SW3以及第四开关SW4；第二正电流源I3的负极以及第二负电流源I4的正极分别连接所述扩频调制器3的输出端，且两者与扩频调制器3的输出端之间分别设置有第三开关SW3以及第四开关SW4，第三开关SW3与第四开关SW4的通断分别由调制逻辑模块31产生的两路输出信号使能，从而间接使能第二正电流源I3与第二负电流源I4。

当mod_up为高mod_dn为低时，第三开关SW3闭合，第四开关SW4断开，第二正电流源I3直接向鉴相器2的输出部分的低通滤波器21充电，使其电压上升，即mod_out点的电压上升，这就使得压控振荡器4的输出频率上升。

当mod_up为低mod_dn为高时，第三开关SW3闭合，第四开关SW4断开，第二负电流源I4直接向鉴相器2的输出部分的低通滤波器21充电，使其电压下降，即mod_out点的电压下降，这就使得压控振荡器4的输出频率下降。

周期性的调整mod_up和mod_dn信号就可以使输出信号的频率在所需要的频率附近抖动。

本实用新型的能够减小EMI的时钟扩频电路包含扩频调制器，扩频调制器可以对输入信号的频率进行调制，使输出的信号在所需频率附近抖动，能够对时钟的频率进行一定的扩展，从而达到减小EMI的目的，无需外加EMI滤波器，即可EMI满足设计规范，使得系统使用成本降低。

以上所述仅是本实用新型的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。