一种用于射频开关的偏置电路、及射频通信装置的制作方法

本发明涉及电路设计技术领域，更具体地，涉及一种用于射频开关的偏置电路、及射频通信装置。

背景技术：

射频开关广泛应用于无线通信装置的射频前端设计中，可应用于各种需要对射频传输信号的导通或者截止状态进行有效控制的场合，譬如射频发射开关、接收开关、通道选择开关、天线调谐开关等等。出于成本和集成度的考虑，以及制造工艺技术水平的逐步提升，目前移动通信装置领域主要采用在顶层硅和背衬底之间引入了一层埋氧化层(soi)，生成互补金属氧化物半导体(cmos)的工艺制作射频开关芯片。此类型芯片一般会使用负电压的偏置电路，以改善开关截止性能。但是偏置电路一般含有振荡器和电荷泵等部分。

现有的用于射频开关的负电压偏置电路可以是如图1所示，通常包括振荡器和电荷泵。振荡器一般在射频开关启动后即开始工作，给电荷泵提供时钟ck。电荷泵依靠时钟和飞电容(flying电容)耦合通路对输出电容上的电荷进行周期性搬移，实现偏置电压的输出。假设射频开关包含两个通路：通路1和通路2。通过逻辑控制信号din的逻辑电平变化，使得射频开关由通路1导通、通路2截止的状态，切换到通路1截止、通路2导通的状态时，可以认为偏置电路连接的负载状态发生突然变化。

在偏置电路连接的负载状态发生突然变化时，譬如射频开关的通路进行切换时，由于负载本身的充放电以及其他电路的泄放，即偏置电路的容性负载会发生较大的突变，受限于偏置电路中电荷泵的响应速度和驱动能力，导致偏置电压的能量会产生一定的损失，造成偏置电压的电压幅度瞬间下降。如果在规定的切换时间内，偏置电压的电压幅度没有恢复正常，则有可能影响到射频开关的性能。

技术实现要素：

本发明实施例的一个目的是提供一种能够在射频开关的开关状态发生改变时提高偏置电压的驱动能力的技术方案。

根据本发明的第一方面，提供了一种用于射频开关的偏置电路，包括控制电路、振荡器和电荷泵；

所述振荡器被设置为输出时钟信号至所述电荷泵；所述电荷泵被设置为根据所述时钟信号输出偏置电压，供所述射频开关工作；

所述控制电路被设置为在检测到所述射频开关的开关状态发生改变时，控制所述振荡器在设定时长内增大所述时钟信号的频率，以增大所述偏置电压的电压幅度。

可选的，所述偏置电路还包括：用于输入控制所述射频开关的开关状态的逻辑控制信号的输入端；

所述控制电路被设置为在检测到所述逻辑控制信号的逻辑状态发生改变时，确定检测到所述射频开关的开关状态发生改变。

可选的，所述控制电路被设置为输出调节信号至所述振荡器；所述振荡器被设置为输出频率与所述调节信号的电平状态对应的时钟信号，以供所述电荷泵输出电压幅度与所述调节信号的电平状态对应的偏置电压；

所述控制电路被设置为在检测到所述逻辑控制信号的逻辑状态发生改变时，在所述设定时长内翻转所述调节信号的电平状态。

可选的，所述调节信号被翻转后的电平状态为高电平；所述控制电路包括第一延迟电路和第一异或门；

所述第一延迟电路被设置为对所述逻辑控制信号进行延迟所述设定时长的处理，得到延迟的逻辑控制信号；

所述第一异或门被设置为对所述逻辑控制信号和所述延迟的逻辑控制信号进行异或逻辑处理，得到所述调节信号。

可选的，所述控制电路包括第二延迟电路、第二异或门、及计时器，

所述第二延迟电路被设置为对所述逻辑控制信号进行延迟另一设定时长的处理，得到另一延迟的逻辑控制信号；所述另一设定时长小于所述设定时长；

所述第二异或门被设置为对所述逻辑控制信号和所述另一延迟的逻辑控制信号进行异或逻辑处理，得到计时信号并输出至所述计时器；

所述计时器被设置为输出所述调节信号，并在接收到所述计时信号的上升沿时，在所述设定时长内翻转所述调节信号的电平状态。

可选的，所述设定时长等于n个所述时钟信号的周期，其中，n为正整数；

所述计时器包括反相器、n分频电路、及第一d触发器；

所述n分频电路被设置为对所述时钟信号进行n分频处理，得到n分频时钟信号，并输入至所述第一d触发器的时钟端；

所述反相器被设置为对所述计时信号进行反相处理后输出至所述第一d触发器的清零端；

所述第一d触发器输入端与自身的反相输出端连接，所述第一d触发器的输出端被设置为输出所述调节信号。

可选的，n为2的m次方，其中，m为正整数；

所述n分频电路包括m个级联的第二d触发器；

每个第二d触发器的输入端与自身的反相输出端连接，前一级的第二d触发器的输出端与对应下一级第二d触发器的时钟端连接，第一个第二d触发器的时钟端被设置为输入所述时钟信号，第m个第二d触发器的输出端与所述第一d触发器的时钟端连接。

可选的，所述偏置电路还可以包括时钟处理模块，所述时钟处理模块被设置为对所述时钟信号进行分频或倍频处理，并将处理后的时钟信号传输至所述电荷泵，供所述电荷泵根据所述处理后的时钟信号输出所述偏置电压。

可选的，所述振荡器为张弛振荡器。

根据本发明的第二方面，提高了一种射频通信装置，包括射频开关、及根据本发明第一方面所述的偏置电路，所述偏置电路被设置为向所述射频开关提供偏置电压，供所述射频开关工作。

在本发明的实施例中，控制电路通过控制振荡器增大输出时钟信号的频率，使得电荷泵输出的偏置电压的电压幅度增大，进而可以提高偏置电压的驱动能力。这样，可以达到维持或者快速恢复负电压幅度的目的，进而可以保持射频开关的性能。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1为现有的偏置电路的结构示意图；

图2为根据本发明实施例的偏置电路的第一个例子的示意性原理框图；

图3为根据本发明实施例的偏置电路的第二个例子的示意性电路原理图；

图4为根据本发明实施例的偏置电路的第三个例子的示意性电路原理图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

<偏置电路>

图2为根据本发明实施例的用于射频开关的偏置电路的示意性原理框图。

根据图2所示，该偏置电路包括控制电路u1、振荡器u2、及电荷泵u3。

振荡器u2被设置为输出时钟信号ck至电荷泵u3，电荷泵u3被设置为根据该时钟信号ck输出偏置电压vng。在一个例子中，偏置电路可以是输出偏置电压vng至射频开关，以供射频开关工作。

控制电路u1被设置为在检测到射频开关的开关状态发生改变时，控制振荡器u2在设定时长内增大时钟信号的频率，以增大偏置电压的电压幅度。

在射频开关的开关状态发生改变时，带动偏置电压的负载状态发生变化。控制电路u1通过控制振荡器u2增大输出时钟信号的频率，使得电荷泵u3输出的偏置电压的电压幅度增大，进而可以提高偏置电压的驱动能力。这样，可以达到维持或者快速恢复负电压幅度的目的，进而可以保持射频开关的性能。

在一个实施例中，对于设置在射频通信装置中的射频开关，通常具有多个通道。在射频通信装置中，通常还包括逻辑控制电路，逻辑控制电路被设置为输出至少一个逻辑控制信号，以根据该逻辑控制信号的逻辑状态来控制射频开关的开关状态，也即控制射频开关中相应的通道导通。

因此，如图3所示，该偏置电路还可以包括用于输入控制射频开关的开关状态的逻辑控制信号的输入端din。那么，控制电路u1可以被设置为在检测到逻辑控制信号的逻辑状态发生改变时，确定检测到射频开关的开关状态发生改变。

具体的，控制电路u1可以是通过自身的输出端输出调节信号trig至振荡器u2，供振荡器u2输出频率与该调节信号trig的电平状态对应的时钟信号，以供电荷泵u3输出电压幅度与调节信号trig的电平状态对应的偏置电压。

振荡器u2可以是任意能够根据输入信号的电压或逻辑电平状态调整输出的时钟信号的频率的振荡器。例如，该振荡器u2可以是压控振荡器，也可以是张弛振荡器。

在一个实施例中，振荡器u2可以是张弛振荡器。如图3～图4所示，该张弛振荡器可以包括可调电流源ib、第一电容c1、第一反相器inv1、第二反相器inv2和第三反相器inv3。其中，第一反相器inv1的输入端与第三反相器inv3的输出端连接，第一反相器inv1的输出端与第二反相器inv2的输入端连接，第二反相器inv2的输出端与第三反相器inv3的输入端连接。可调电流源ib可以是连接在振荡器的供电电压的输入端vreg2、及第一反相器inv1的工作电压的输入端之间，可调电流源ib的偏置电流控制端与控制电路u1的输出端连接。第一电容c1连接在第一反相器inv1的输出端与接地端gnd之间。第三反相器inv3的输出端作为时钟信号ck的输出端。

振荡器u2被设置为根据可调电流源ib的偏置电流控制端输入的信号，调节可调电流源ib输出的偏置电流，以输出频率与该调节信号trig匹配的时钟信号。

在如图3～图4所示的实施例中，该电荷泵u3可以包括第一缓冲单元buf1、第二电容c2、第三电容c3、第一二极管diode1和第二二极管diode2。第一缓冲单元u31的输入端与振荡器u2的时钟信号ck的输出端连接，第二电容c2连接在第一缓冲单元u31的输出端与第二二极管diode2的阴极之间，第二二极管diode2的阳极与偏置电压vng的输出端连接。第一二极管diode1的阳极与第二二极管diode2的阴极连接，第一二极管diode1的阴极与接地端gnd连接，第三电容c3连接在偏置电压vng的输出端和接地端gnd之间。

其中，第一二极管diode1和第二二极管diode2可以由mos管替代。

在本实施例中，控制电路u1还可以被设置为在检测到逻辑控制信号的逻辑状态发生改变时，在设定时长内翻转调节信号trig的电平状态。例如，在逻辑控制信号的逻辑状态发生改变之前，调节信号trig的电平状态为低电平时，如果控制电路u1在检测到逻辑控制信号的逻辑状态发生改变，则可以在设定时长内将调节信号trig的电平状态翻转为高电平，并在设定时长后再次翻转为低电平。再例如，在逻辑控制信号的逻辑状态发生改变之前，调节信号trig的电平状态为高电平时，如果控制电路u1在检测到逻辑控制信号的逻辑状态发生改变，则可以在设定时长内将调节信号trig的电平状态翻转为低电平，并在设定时长后再次翻转为高电平。

在逻辑控制信号的逻辑状态发生改变之前，调节信号trig的电平状态为低电平的实施例中，如图3所示，控制电路u1可以包括第一延迟电路u11和第一异或门xor1。其中，第一延迟电路u11被设置为对逻辑控制信号进行延迟设定时长的处理，得到延迟的逻辑控制信号。第一异或门xor1被设置为对逻辑控制信号和延迟的逻辑控制信号进行异或逻辑处理，得到调节信号trig。

在逻辑控制信号的逻辑状态发生改变之前，逻辑控制信号和延迟的逻辑控制信号的电平状态相同，因此第一异或门xor1输出的调节信号trig为低电平。由于第一延迟电路u11对逻辑控制信号进行延迟设定时长的处理，那么，在逻辑控制信号的逻辑状态发生改变后的设定时长内，逻辑控制信号和延迟的逻辑控制信号的电平状态不同，因此第一异或门xor1在设定时长内输出的调节信号trig被翻转为高电平。在逻辑控制信号的逻辑状态发生改变的设定时长后，逻辑控制信号和延迟的逻辑控制信号的电平状态相同，因此第一异或门xor1输出的调节信号trig再次被翻转为低电平。

在逻辑控制信号的逻辑状态发生改变之前，调节信号trig的电平状态为低电平的另一实施例中，如图4所示，控制电路u1可以包括第二延迟电路u12、第二异或门xor2、及计时器u13。第二延迟电路u12被设置为对逻辑控制信号进行延迟另一设定时长的处理，得到另一延迟的逻辑控制信号，其中，另一设定时长小于前述的设定时长。第二异或门xor2被设置为对逻辑控制信号和另一延迟的逻辑控制信号进行异或逻辑处理，得到计时信号并输出至计时器u13。计时器u13被设置为输出调节信号trig，并在接收到计时信号的上升沿时，在设定时长内翻转调节信号trig的电平状态。

具体的，在逻辑控制信号的逻辑状态发生改变之前，逻辑控制信号和延迟的逻辑控制信号的电平状态相同，因此第二异或门xor2输出的计时信号为低电平。由于第二延迟电路u12对逻辑控制信号进行延迟另一设定时长的处理，那么，在逻辑控制信号的逻辑状态发生改变后的另一设定时长内，逻辑控制信号和另一延迟的逻辑控制信号的电平状态不同，因此第二异或门xor2在另一设定时长内输出的计时信号被翻转为高电平。在逻辑控制信号的逻辑状态发生改变的另一设定时长后，逻辑控制信号和另一延迟的逻辑控制信号的电平状态相同，因此第二异或门xor2输出的计时信号再次被翻转为低电平。

在逻辑控制信号的逻辑状态发生改变之前，第二异或门xor2输出低电平的计时信号，计时器u13也输出低电平的调节信号trig。在第二异或门xor2在逻辑控制信号的逻辑状态发生改变时输出的计时信号由低电平被翻转为高电平，计时器u13可以接收到计时信号的上升沿，并在接收到该上升沿后的设定时长内输出高电平的调节信号trig。在逻辑控制信号的逻辑状态改变设定时长之后，计时器u13重新输出低电平的调节信号trig。

在本实施例中，设定时长可以是等于n个时钟信号的周期，其中，n为正整数。那么，该计时器u13可以包括反相器not1、n分频电路u131、及第一d触发器dff1。n分频电路u131被设置为对时钟信号进行n分频处理，得到n分频时钟信号并输入至第一d触发器dff1的时钟端ck1。反相器not1被设置为对计时信号进行反相处理后输出至第一d触发器dff1的清零端r1。第一d触发器dff1的输入端d1与自身的反相输出端qn1连接，第一d触发器dff1的输出端q1被设置为输出调节信号trig、与振荡器u2内可调电流源ib的偏置电流控制端连接。

在此基础上，n可以为2的m次方，其中，m为正整数，那么，n分频电路u131可以包括m个级联的第二d触发器。每个第二d触发器的输入端与自身的反相输出端连接，前一级的第二触发器的输出端与对应下一级第二d触发器的时钟端连接，第一个第二d触发器的时钟端被设置为输入时钟信号，第m个第二d触发器的输出端与第一d触发器的时钟端连接。每个第二d触发器的清零端均与反相器not1的输出端连接。

在如图4所示的实施例中，m可以为2，那么，n可以为2的2次方，即n为4，那么，n分频电路u131包括2个级联的第二d触发器dff21和dff22。第二d触发器dff21的输入端d21与自身的反相输出端qn21连接，第二d触发器dff12的输入端d22与自身的反相输出端qn22连接。第二d触发器dff21的清零端r21、及第二d触发器dff22的清零端r22均与反相器not1的输出端连接。第二d触发器dff21的时钟端ck21与振荡器u2的时钟信号ck的输出端连接，第二d触发器dff21的输出端q21与第二d触发器dff22的时钟端ck22连接，第二d触发器dff12的输出端q22与第一d触发器dff1的时钟端ck1连接。第一d触发器dff1的输入端d1与自身的反相输出端qn1连接，第一d触发器dff1的输出端q1作为调节信号trig的输出端、与振荡器u2内可调电流源ib的偏置电流控制端连接。

在逻辑控制信号的逻辑状态发生改变之前，调节信号trig的电平状态为高电平的实施例中，控制电路u1可以包括第三延迟电路和同或门，其中，第三延迟电路被设置为对逻辑控制信号进行延迟设定时长的处理，得到延迟的逻辑控制信号。同或门被设置为对逻辑控制信号和延迟的逻辑控制信号进行同或逻辑处理，得到调节信号trig。

在逻辑控制信号的逻辑状态发生改变之前，逻辑控制信号和延迟的逻辑控制信号的电平状态相同，因此同或门输出的调节信号trig为高电平。由于第三延迟电路对逻辑控制信号进行延迟设定时长的处理，那么，在逻辑控制信号的逻辑状态发生改变后的设定时长内，逻辑控制信号和延迟的逻辑控制信号的电平状态不同，同或门在设定时长内输出的调节信号trig被翻转为低电平。在逻辑控制信号的逻辑状态发生改变的设定时长后，逻辑控制信号和延迟的逻辑控制信号的电平状态相同，同或门输出的调节信号trig再次被翻转为高电平。

在逻辑控制信号的逻辑状态发生改变之前，调节信号trig的电平状态为高电平的另一实施例中，控制电路u1可以是在包括前述实施例中的第二延迟电路u12、第二异或门xor2、及计时器u13的基础上，还包括反相器，该反相器被设置为对计时器u13输出的调节信号trig进行反相处理后、输出至振荡器u2内可调电流源ib的偏置电流控制端。具体电路结构可以参照前述的实施例，在此不再赘述。

在一个实施例中，该偏置电路还可以包括时钟处理模块，该时钟处理模块被设置为对振荡器u2输出的时钟信号进行分频或倍频处理，并将处理后的时钟信号传输至电荷泵u3，以供电荷泵u3根据处理后的时钟信号输出偏置电压。

<射频通信装置>

本发明还提供了一种射频通信装置，该射频通信装置可以包括射频开关、及前述实施例中的偏置电路，其中，偏置电路被设置为向射频开关提供偏置电压，供射频开关工作。

在一个实施例中，该偏置电压可以是负的，以改善射频开关的截止性能。

以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。本发明的范围由所附权利要求来限定。