专利名称：一种选择性呼叫接收器中锁相环之间的噪声抑制及其方法
技术领域：
本发明一般涉及锁相环，更特别地，涉及一个选择性呼叫接收器中锁相环之间的噪声抑制及其方法。
便携式选择性呼叫接收器，例如寻呼机，典型地使用包括两个或者多个PLL(锁相环)的合成器，用于合成这个寻呼机中一个无线接收器进行工作所必需的频率。在许多应用中，每一个PLL均有一个共同的时钟源。另外，典型地，每一个PLL包括用于控制每一个PLL的可编程频率的一组数字频率分频器。在包括多个PLL的一个合成器的情形下，每一个PLL的频率分频器周期性地以相同的间隔被复位。分频器进行同时复位的事件促使每一个PLL从携带合成器的集成电路(IC)芯片的电源提供脚拉出高的浪涌电流(例如，1-20mA)。这个高的浪涌电流反过来又促使在IC的内部电源提供路径上产生一个电压降，这反过来又产生每一个PLL的受控振荡器的一个调制。受控振荡器的这个周期性畸变促使寻呼机的无线接收器产生误动作，由此降低了寻呼机接收消息的性能，并且在某特定的环境下，使寻呼机不能够进行工作。
图1-3显示了具有多个锁相环(PLL)的现有技术合成器的电气框图。图1显示了通过一个IC的一个外部引脚176连接到一个电源174的两个PLL 170-172。图1还显示了与一个电路设计相关的寄生电路部件。特别地，寄生电路部件包括一个电感174和电容176的网络，电感174和电容176网络中的某些部件在合成器IC的内部，而其它部件是由PCB(印刷电路板)布局所产生的。当在PLL 170-172的电源提供线180上有一个高的浪涌电流时，刚才所描述的寄生电路产生调制PLL 170-172中每一个的受控振荡器的电压降。如前面所提到的，这个畸变促使PLL 170-172中每一个的受控振荡器产生畸变的参考频率，由此促使寻呼机的无线接收器进行误动作。
图2-3显示了现有选择性呼叫接收器使用来解决这个问题的替代实施方式。为了使寄生电感最小，图2显示了使IC内部和外部的电路路径变宽的一个现有技术方法。尽管这个方法帮助降低了电源线上浪涌电流所产生的电源降，但是其缺点在于它消耗了合成器IC中一部分很重要的不动产区，由此增加了费用并且降低了其它电路可以使用的空间的数量。为了进一步减小电源线上的畸变，图3显示了根据图2所显示的实施方式而进行改进的一个实施方式。在这个实施方式中，每一个PLL 170-172被设计成从两个或者多个电源提供脚拉出电源功率，由此降低从每一个引脚的寄生网络182-184中拉出的功率的数量，所以，使PLL 170-172中每一个的受控振荡器的调制减小到最小。与前面的方案相同，这个方法是昂贵的，并且消耗了比图2所显示的实施方式更多的不动产区。
所以，所需要的是一个锁相环结构，它能够克服现有技术中所描述的前述缺点。
权利要求书总结了本发明的特性。但是，通过联系附图，参考下述详细的描述，本发明的其它特征将变得更明显，并且能够被很好地理解。
图1-3显示了具有多个锁相环(PLL)的现有合成器的电气框图；图4-5显示了根据本发明，具有多个PLL的一个合成器的一个电气框图；图6-7显示了根据本发明，被图4的PLL所使用的时钟的时序图；和图8显示了根据本发明，利用图4-5中所显示的前述实施方式中任何一个的一个SCR(选择性呼叫接收器)或者，替代地，一个SCT(选择性呼叫收发器)的一个电气框图。
图4-5显示了根据本发明，包括多个PLL 166-168的一个合成器100的一个电气框图的替代实施方式。在图1所显示的第一实施方式中，PLL 166-168中的每一个包括一个相位检测器114，一个环路增益电路118，一个低通滤波器122，和一个受控振荡器126。为了使合成器100的电路进行工作，一个时钟源102被连接到一个时钟产生器104，这个时钟产生器的输出被分别连接到PLL 166-168中每一个的相位检测器114的一个输入。时钟源102产生一个共同的频率参考信号103，这个共同的频率参考信号103被这个时钟产生器104进行操作来产生时钟信号106，108。例如，所产生的时钟信号106，108工作在相同的频率，但是相互之间有一个预定的相位差异，例如180°(见图6)。
每一个相位检测器114利用所产生时钟信号106，108中的相应一个作为一个参考时钟，来调节受控振荡器126所产生的多个合成时钟信号128，156中被选择一个的输出频率。相位检测器114(优选是一个传统的相位检测器)通过产生一个相位误差信号，来在其相应输入信号之间维持一个相位锁定的关系。然后，这个相位误差信号116被环路增益电路118(优选是一个传统的电荷泵浦电路)所处理。控制PLL的环路增益的环路增益电路118产生一个误差纠正信号120，这个误差纠正信号120然后在低通滤波器122中被用一个传统的方式进行低通滤波。
低通滤波器122去掉误差纠正信号120中的高频分量的谐波和噪声，由此产生一个被滤波的误差纠正信号124。这个信号设置PLL的环路动态特性。这通过受控振荡器126，来调节合成时钟信号128，156中被选择一个的工作频率，就可以被实现。可以理解，被滤波的误差纠正信号128可以包括一个电流控制信号，或者包括一个电压控制信号。在一个电流控制信号的情形下，受控振荡器126优选是一个电流控制振荡器，而在一个电压控制信号的情形下，这个受控振荡器126优选是一个电压控制振荡器。
为了基本上消除前面描述的现有技术中的影响，这样选择所产生时钟信号106，108之间的预定相位偏移，以使相应PLL 166-168中电路部件中的每一个的时钟跳变相互偏离，时钟跳变相互偏离的方式能够保证一次仅一个PLL从电源拉出一个浪涌电流。图6提供了一个情形，其中所产生的时钟信号106，108相互偏离180°的相位。假定每一个PLL 166-168中的电路部件从其相应时钟信号106，108的上升沿188开始进行工作，然后，在每一个时钟周期的上升沿188过去很短一段时间后，每一个PLL 166-168拉出一个浪涌电流。
只要在使其它PLL工作的、所产生的时钟的下一个上升沿以前，一个PLL的浪涌电流平稳下来，现有技术中所讨论的、浪涌电流对连接到电源提供信号的寄生电路的畸变影响不是被完全消除了，就是基本上被消除。在这个示例中，在所产生的时钟106，108的上升沿188之间的平稳时间是半个时钟周期。这样，每一个PLL 166-168就有一个基本数量的时间来过渡到平稳状态，由此消除浪涌电流对电源提供线所产生的畸变。根据这个实施方式，现有系统使用来减少浪涌电流所产生的畸变影响的方法就不再是必需的了。所以，本发明降低了成本，并且更好地利用了携带合成器电路的IC芯片中的真正有用的区。
应理解，对涉及具有多于两个PLL的一个合成器的情形，使用一个相应的产生时钟集合就能够产生与上面所描述的两个PLL实施方式相同的结果，其中每一个所产生的时钟相互偏离一预定相位偏移。例如，对包括四个PLL的一个合成器，本发明将使用四个时钟，其中每一个的相位偏移与其它的相位偏移不同。图7显示了这些时钟的一个结构示例。如图7所显示的，时钟190中的每一个与其它之间的偏移为一预定相位偏移(在这个情形下，四分之一的时钟周期)。如前面所描述的，四个PLL中的每一个在这些时钟190中相应一个的驱动下进行工作，并且优选从时钟的上升沿188开始工作。与图6所讨论的时钟方法相反，每一个PLL的工作期之间的平稳期192是图6中所描述时钟方法的一半。尽管平稳时间192比图6中所描述的平稳时间189短，但是本发明的优点仍然存在，只要一个浪涌电流的时间比平稳时间192短。
在大多数应用中，这个情形是成立的。例如，典型的浪涌电流的持续时间是几十纳秒(例如，10-20ns)。对一个例如工作在250KHz的一个时钟，其时钟周期为4000ns。理想情况下，可以有200个PLL，它们工作在20个时钟偏移集合中相应一个的时钟偏移，相互之间的时钟偏移偏离可以是20ns。在一个实际的应用中，可以使用少数几个时钟(例如，190)来允许一定的误差富裕度；但是，这个示例显示本发明的应用范围很宽。
在上面所显示的示例中，应理解，每一个所产生时钟信号106，108的工作频率与共同频率参考信号103的工作频率相同。所以，在这个情形下，时钟发生器104作为一个传统的延迟电路来产生多个时钟信号106，108，时钟信号106，108相互偏离一预定的相位的偏移。替代地，应理解，时钟发生器104可以产生多个工作在不同偏离偏移的时钟，时钟之间相互的相位偏移为预定值。对图6中所显示的时钟，时钟发生器104可以仅简单地包括将PLL 166-168中的一个直接连接到共同的频率参考信号103，以表示所产生时钟信号106，108中的一个，和一个逻辑反相器，连接到共同频率参考信号103以产生共同频率参考信号103的一个反相信号，来表示另一个所产生的时钟信号。该领域内的技术人员应理解，图4的时钟发生器104可以使用任何适合于本发明的、用于延迟时钟信号或者在相互之间产生具有一预定相位偏移的时钟信号的传统方法。
图5显示了基本上与图4所描述的实施方式类似的一个替代实施方式。在这个实施方式中，合成器100除了图4所显示的实施方式外，还包括带可编程的合成时钟信号128，156的两个PLL 166-168。为了产生一个可编程的合成时钟信号128，156，每一个PLL包括一个环路频率分频器131和一第二频率分频器110。优选地，这个环路频率分频器131包括一个预定标器130和一第一频率分频器134，这个预定标器130是可以通过一第一控制总线171被一个传统的处理器165进行编程的传统预定标器。这个处理器165优选地是后面很快会讨论的一个选择性呼叫接收器，或者一个选择性呼叫收发器中的一个电路部件。应理解，替代地，这个环路频率分频器131可能包括一个传统的双系数预定标器，除第一频率分频器外，它可能需要另一个频率分频器。
例如，这个预定标器130是将合成时钟信号128，156中相应一个除以一个因子(例如2，4，或者16)的一个高速数字电路。可以通过第一控制总线171来对这些因子的选择进行编程。第一和第二频率分频器134，110是用于将它们相应时钟输入进行降频的传统数字电路。第一频率分频器134下降频预定标器频率信号132，反过来从其中产生一第一频率信号136。第二频率分频器110连接到所产生时钟信号106，108中相应一个，以产生一第二频率信号112。另外，第二频率分频器110中的每一个连接到一第二控制总线169，这个第二控制总线169提供了第二频率信号112的工作时钟频率的一个可编程除法。
通过第二频率信号112的工作频率的可编程能力，每一个PLL的合成时钟信号可以被编程成工作在不同的频率。如我们前面在图4所显示的实施方式中所描述的，相位检测器114被用于判断其相应输入之间的相位差异。在这个实施方式中，相位检测器114判断第一和第二时钟频率信号之间的相位差异，并且调节受控振荡器126的工作频率，以补偿所检测到的任何相位误差。
如人们所期望的，图5所显示的这个实施方式包括的电路部件数量比图4所显示的实施方式包括的部件数量多得多。结果，图6中每一个PLL 166-168所拉出的浪涌电流比图4所显示的PLL 166-168的浪涌电流大。但是，本发明可以用于这个实施方式。与前面相同，通过使所产生的时钟信号106，108相互之间的一预定相位偏移比浪涌电流的平稳时间长，就可以基本上消除现有技术系统中所具有的畸变影响，由此避免需要现有技术所使用的解决方法。图6-7中所显示的时序图的描述可以用于本发明，因为这个原因，将不再进一步讨论它。
图8显示了根据本发明，使用前面在图4-5中所描述的实施方式中任何一个的一个SCR(选择性呼叫接收器)，或者替代的，一个SCT(选择性呼叫收发器)的一个电气框图200。这个SCR包括一个例如用于从一个无线通信系统(没有显示)接收RF信号的一个天线202。这个天线202连接到利用传统的解调技术来接收被无线通信系统发送的通信信号的一个接收器204。优选地，这个接收器202利用图4-5中所显示的合成器100的实施方式中的一个可被选择实施方式，来操作接收器204中的电路。接收器204所接收的无线信号产生解调信息，这个解调信息又连接到一个处理器208以处理所接收的消息。另外，这个处理器208执行对前面如图5所显示的实施方式中所描述的预定标器130和第二频率分频器110进行编程的功能。连接到处理器208的一个传统电源开关206被用于控制到接收器204的电源供应，由此提供了一个电池使用寿命的节约功能。
为了执行SCR所必要的功能，处理器208包括一个微处理器212和一个存储器210。这个存储器210包括一个随机访问存储器(RAM)，一个只读存储器(ROM)，和一个电可擦写可编程只读存储器(EEPROM)。优选地，这个处理器218与Motorola公司所制造的M68HC08微控制器类似。应理解，处理器208可以使用其它类似的处理器，并且相同类型或者替代类型的处理器可以根据处理处理器208的处理需求而添加。
通过ROM来对处理器208进行编程，来处理被无线通信系统所发送的输入消息。这个处理器208在所接收消息的解调数据中解码出一个地址，将这个被解码的地址与被保存在EEPROM中的一个或者多个地址相比，当检测到一个匹配时，就继续处理这个消息的剩余部分。一旦这个处理器208已经处理了这个消息，它就将这个消息保存在RAM中，并且产生一个呼叫提示信号来提示一个用户，已经接收到一个消息。这个呼叫提示信号是可以产生一个可听的或者可感觉的呼叫提示信号的一个传统的、可听或者可触摸的提示装置216。
这个用户可以通过用户控制214来访问这个消息，用户控制214提供了这样一些功能，例如锁定，解锁，删除，阅读，等等。更详细地，通过使用用户控制214所提供的合适功能，这个消息可以被从RAM中恢复出来，并且通过一个显示器218(例如，一个传统的液晶显示器(LCD))传送给用户。应理解，替代地，这个显示器218也可以用传送语音消息的一个音频电路(没有显示)来实现。
替代地，SCT利用一个收发器222和一个相应的收发器天线220(均用假想的虚线来表示)。这些部件中的每一个均包括向一个无线通信系统发送无线信号和从无线通信系统接收无线信号的传统电路。优选地，收发器222的电路利用图4-5中所显示的、用于操作这个电路的合成器100的实施方式中的一个选择实施方式。在这个实施方式中，处理器208执行构造发送到无线通信系统的消息的附加功能。接收和处理消息的过程基本上与上面针对SCR所描述的功能类似。
图4-5所显示的实施方式优选被用于SCR和SCT的制造过程。这些实施方式提供了一个优点，它可以避免SCR和SCT的无线电路因为其中所发生的浪涌电流而进行误动作。结果，本发明降低了制造SCR和SCT的成本，并且基于其简单性，改善了SCR和SCT的制造质量。
尽管是就本发明的优选实施方式来描述本发明的，但是很明显，该领域内的技术人员能够进行许多替代和变化，而不会偏离本发明。所以，应注意，所有这样的替代和变化均包括在由后附权利要求书所定义的本发明的精神和范围内。
权利要求
1．在多个PLL(锁相环)中，用于抑制多个PLL之间噪声的一个方法，包括从一个时钟源产生一个共同频率参考信号；从这个共同频率参考信号产生多个时钟信号，其中多个时钟信号中的每一个与其它时钟信号相互偏离一预定的、已知用来抑制多个PLL之间噪声的相位偏移；和每一个PLL在多个时钟信号中的相应一个驱动下进行工作。
2．用于产生多个合成时钟信号的一个合成器，包括一个时钟源，用于产生一个共同频率参考信号；一个时钟产生器，连接到这个共同频率参考信号，以产生多个所产生的时钟信号，其中多个所产生的时钟信号中的每一个与其它时钟信号相互偏离一预定相位偏移；和多个PLL(锁相环)，用于产生一个被选择的合成时钟信号，其中多个PLL中的每一个被连接到多个所产生时钟信号中的相应一个，并且在它的驱动下进行工作，其中多个所产生时钟信号之间的预定相位偏移是已知的以抑制根据其进行工作的多个PLL之间的噪声。
3．如权利要求2的这个合成器，其中多个所产生时钟信号的工作频率与共同频率参考信号相同。
4．如权利要求2的这个合成器，其中多个PLL中的每一个包括一个环路频率分频器，连接到多个合成时钟信号中被选择的一个，以产生一第一频率信号；一第二频率分频器，连接到多个所产生时钟信号中的相应一个，以产生一第二频率信号；一个相位检测器，连接到第一和第二频率信号，以产生一个相位误差信号；一个环路增益电路，连接到这个相位误差信号，以产生一个误差纠正信号；一个滤波器，连接到这个误差纠正信号，以产生一个被滤波的误差纠正信号；和一个受控振荡器，连接到这个被滤波误差纠正信号，以产生多个合成时钟信号中的被选择一个。
5．如权利要求4的这个合成器，其中环路频率分频器包括一个预定标器，连接到多个合成时钟信号中的被选择一个，以产生一个被预伸缩的频率信号；和一第一频率分频器，连接到这个预伸缩频率信号，以产生第一频率信号。
6．如权利要求4的这个合成器，其中这个滤波器包括一个低通滤波器。
7．如权利要求2的这个合成器，其中多个PLL中的每一个包括一个相位检测器，连接到多个合成时钟信号中的被选择一个和多个所产生时钟信号中的相应一个，以产生一个相位误差信号；一个环路增益电路，连接到这个相位误差信号，以产生一个误差纠正信号；一个滤波器，连接到这个误差纠正信号，以产生一个被滤波的误差纠正信号；和一个受控振荡器，连接到被滤波的误差纠正信号，以产生多个合成时钟信号中的被选择一个。
8．如权利要求7的这个合成器，其中这个滤波器包括一个低通滤波器。
9．一个选择性呼叫接收器包括如权利要求2的这个合成器。
10．如权利要求9的这个选择性呼叫接收器，其中合成器所产生的多个合成时钟信号中每一个的频率可以被选择性呼叫接收器的一个处理器进行编程。
11．如权利要求10的这个选择性呼叫接收器，其中多个PLL中的每一个包括一个相位检测器，连接到多个合成时钟信号中的被选择一个和多个所产生时钟信号中的相应一个，以产生一个相位误差信号；一个环路增益电路，连接到这个相位误差信号，以产生一个误差纠正信号；一个滤波器，连接到这个误差纠正信号，以产生一个被滤波的误差纠正信号；和一个受控振荡器，连接到被滤波的误差纠正信号，以产生多个合成时钟信号中的被选择一个。
12．如权利要求11的这个选择性呼叫接收器，其中这个滤波器包括一个低通滤波器。
13．一个选择性呼叫收发器，包括如权利要求2的这个合成器。
14．如权利要求13的这个选择性呼叫收发器，其中合成器所产生的多个合成时钟信号中每一个的频率可以被选择性呼叫收发器的一个处理器进行编程。
15．如权利要求14的这个选择性呼叫收发器，其中多个PLL中的每一个包括一个相位检测器，连接到多个合成时钟信号中的被选择一个和多个所产生时钟信号中的相应一个，以产生一个相位误差信号；一个环路增益电路，连接到这个相位误差信号，以产生一个误差纠正信号；一个滤波器，连接到这个误差纠正信号，以产生一个被滤波的误差纠正信号；和一个受控振荡器，连接到被滤波的误差纠正信号，以产生多个合成时钟信号中的被选择一个。
16．如权利要求15的这个选择性呼叫收发器，其中这个滤波器包括一个低通滤波器。
全文摘要
一个合成器(100)用于产生多个合成时钟信号(128,156)。这个合成器包括用于产生一个共同频率参考信号(103)的一个时钟源(102),和连接到这个共同频率参考信号、以产生多个所产生时钟信号(106,108)的一个时钟产生器(104),其中多个所产生时钟信号中的每一个与其它时钟信号相互偏离一预定相位偏移(189,192)。另外,这个合成器包括多个PLL(锁相环)(166—168)以产生多个合成时钟信号中被选择的一个,其中多个PLL中的每一个连接到多个所产生时钟信号中的相应一个,并且在其驱动下进行工作,其中多个所产生时钟信号之间的预定相位偏移对抑制根据其进行工作的PLL之间的噪声来说是已知的。
文档编号H03L7/07GK1292170SQ99803578
公开日2001年4月18日 申请日期1999年2月10日 优先权日1998年3月2日
发明者达勒尔·E·戴维斯, 斯科特·R·哈姆弗雷斯 申请人:摩托罗拉公司