低功率反相器电路的制作方法
【技术领域】
[0001 ] 本发明总体上涉及电子电路，并且更具体地涉及反相器电路。
【背景技术】
[0002]近年来已经见证了对于微型高性能电子设备的需求的增长。这种需求已经主要通过利用超大规模集成电路(VLSI)设计的集成电路(IC)的发展而被解决。利用VLSI，单片IC可以具有几十万个晶体管。这是通过将晶体管微型化到大约50纳米(nm)或更小级别的尺寸而实现的。
[0003]尽管晶体管尺寸的降低使得处理能力增强，但是这也会使得功率消耗增加。功率分为静态的或者动态的。静态功率消耗可以通过计算提供到IC的晶体管的电源电压与包括通过电流和泄露电流的直流(DC)的大小的乘积而确定,而包括电容性功率消耗的动态功率消耗是通过计算负载电容、电源电压的平方与切换频率的乘积而确定的。
[0004]此外，动态功率消耗还包括当晶体管处于反相器电路切换状态时，由于IC中的短路所产生的功率耗散。例如，当包括P沟道金属氧化物半导体(PMOS)和η沟道金属氧化物半导体(NMOS)晶体管的反相器电路切换状态时，PMOS和NMOS晶体管都在短的持续时间内传导电流。当输出是电源电压的大约一半时，这种电流的同时传导导致了流经PMOS和NMOS晶体管的大量的短路DC电流。短路DC电流时切换电容负载没有贡献，而会导致短路功率耗散。
[0005]各种反相器电路已经被设计用来降低短路功率消耗。图1是这种传统的反相器电路100的示意电路图。反相器电路100包括第一晶体管102和第二晶体管104、第一电容106和第二电容108、第一二极管110和第二二极管112、以及第一电阻器114和第二电阻器116。
[0006]第一电阻器114和第二电阻器116的第一端子接收输入电压Vin。第一电阻器114的第一端子被连接到第一二极管110的第一端子，第一电阻器114的第二端子被连接到第一二极管110的第二端子。第二电阻器116的第一端子被连接到第二二极管112的第二端子，第二电阻器116的第二端子被连接到第二二极管112的第一端子。第一电阻器114和第二电阻器116的第二端子被分别连接到第一电容器106和第二电容器108的第一端子，第一电容器106和第二电容器108的第二端子连接到地。
[0007]第一晶体管102的源极被连接到电源电压Vdd，第一晶体管102的栅极被连接到第一电容器106的第一端子。第二晶体管104的源极接地，第二晶体管104的栅极被连接到第二电容器108的第一端子，第二晶体管104的漏极被连接到第一晶体管102的漏极。
[0008]第一二极管110和第一电阻器114被并联连接在反相器电路110的输入端子(提供Vin的节点)和第一晶体管102的栅极之间，而第二二极管112和第二电阻器116被并联连接在反相器电路110的输入端子和第二晶体管104的栅极之间。第一电阻器114和第二电阻器116具有高电阻。因此，当第一二极管110和第二二极管112中任一个被反向偏置时，第一电阻器114和第二电阻器116的等效电阻减小。进而，当二极管反向偏置时，反相器电路100的输入端子以及与第一晶体管102和第二晶体管104的栅极之间的传导通路的电导增加。然而，当第一二极管110和第二二极管112中任一个正向偏置时，在反相器电路100的输入端子与第一晶体管102和第二晶体管104的栅极之间的传导通路的低电阻和高电导保持不受干扰。当第一二极管110和第二二极管112中任一个被反向偏置时的较高的等效电阻减缓了第一晶体管102和第二晶体管104的栅极的充电和放电，这就降低了短路电流和短路功率耗散。
[0009]尽管反相器电路100降低了短路电流和功率耗散，但是流经反相器电路100的动态电流的量值很高，这导致了动态功率耗散的整体增加。此外，第一晶体管102和第二晶体管104的栅极的充电和放电的减缓导致切换速度变慢，这增加了晶体管的延迟并使性能退化。此外，附加的电阻器和二极管(也就是第一电阻器114和第二电阻器116，以及第一二极管110和第二二极管112)增加了片上面积，这增加了 IC的整体成本。
[0010]因此，具有这样一种反相器电路是有利的，所述反相器电路具有低短路功率消耗和快速切换、小的占用面积，并克服传统反相器电路的上述局限。
【附图说明】
[0011]当结合附图进行阅读时，将更好地理解对本发明的优选实施例的以下详细描述。本发明是采用举例的方式进行说明，并不限于附图，附图中相同的附图标记表示类以的元件。
[0012]图1是传统反相器电路的示意性电路图；以及
[0013]图2是根据本发明实施例的反相器电路的示意性电路图。
【具体实施方式】
[0014]对附图的详细描述旨在作为对当前本发明的优选实施例的描述，并不希望代表本发明可以实施的唯一形式。要理解的是，相同的或者等同的功能可以通过不同实施例来实现，这些实施例希望被包含在本发明的主旨和范围以内。
[0015]在本发明的实施例中，提供一种反相器电路。该反相器电路包括:第一晶体管，具有用于接收电源电压的源极端子，以及短路到地的栅极端子；第二晶体管，具有用于接收电源电压的源极端子，以及连接到第一晶体管的漏极端子的漏极端子；第一反相器，连接到第一晶体管和第二晶体管的漏极端子，用于接收输入信号，并在输出端子处生成输出信号；第三晶体管，具有连接到第一反相器的漏极端子，短路到地的源极端子，以及用于接收电源电压的栅极端子；第四晶体管，具有连接到第三晶体管的漏极端子的漏极端子，以及短路到地的源极端子；以及第二反相器，具有连接到第一反相器的输出端子并且用于接收输出信号的输入端子，以及连接到第二晶体管和第四晶体管的栅极端子的输出端子。
[0016]在本发明的另一个实施例中，提供一种反相器电路。该反相器电路包括:第一晶体管，具有用于接收电源电压的源极端子，以及短路到地的栅极端子；第二晶体管，具有用于接收电源电压的源极端子，以及连接到第一晶体管的漏极端子的漏极端子；以及第一反相器。第一反相器包括:第三晶体管，具有连接到第一晶体管和第二晶体管的漏极端子的源极端子，用于接收输入信号的栅极端子；以及第四晶体管，具有连接到第三晶体管的漏极端子的漏极端子，以及连接到第三晶体管的栅极端子并且用于接收输入信号的栅极端子。在第三晶体管和第四晶体管的漏极端子处生成输出信号。反相器电路还包括:第五晶体管，具有连接到第四晶体管的源极端子的漏极端子，短路到地的源极端子，用于接收电源电压的栅极端子；第六晶体管，具有分别连接到第四晶体管的源极端子和第五晶体管的漏极端子的漏极端子，短路到地的源极端子；以及第二反相器。第二反相器包括:第七晶体管，具有用于接收电源电压的源极端子，连接到第三晶体管和第四晶体管的漏极端子并且用于接收输出信号的栅极端子；以及第八晶体管，具有连接到第七晶体管的漏极端子并且连接到第二晶体管和第六晶体管的栅极端子的漏极端子，连接到第七晶体管的栅极端子并且用于接收输出信号的栅极端子，以及短路到地的源极端子。
[0017]本发明的各种实施例提供了具有低功率消耗的反相器电路。该反相器电路包括在其栅极端子接收输入信号的第一晶体管和第二晶体管。通过其源极端子，第一晶体管和第二晶体管被连接到第三晶体管和第四晶体管。第三晶体管和第四晶体管保持连续导通，并分别与第五晶体管和第六晶体管并联连接，第五晶体管和第六晶体管具有低阈值电压(SVT)，因此具有低电阻。第三晶体管和第四晶体管具有高阈值电压(HVT)，因此具有高电阻。当输入信号处于稳态时，也就是处于逻辑O或逻辑I时，基于是第一晶体管或是第二晶体管导通而第三晶体管或第四晶体管被导通。例如，当第一晶体管导通时，第五晶体管(与第三晶体管并联连接)导通。第五晶体管的导通使得第三晶体管的高电阻与第五晶体管的低电阻并联，因而当输入信号处于稳态时形成低电阻传导通路，通过该低电阻传导通路使电流流入第一晶体管，从而降低了反相器电路的动态功率消耗。
[0018]当输入信号从一种状态转变到另一种状态时，第一晶体管和第二晶体管同时导通一段短暂时间，由此生成短路电流。在这段时间内，第五晶体管和第六晶体管被控制成使得通过包括第一晶体管到第四晶体管的高电阻路径的短路电流的流动被限制。包括第一晶体管到第四晶体管的高电阻路径具有串联设置的高电阻，这很大程度上降低了短路电流的大小，并减少了短路功率耗散。由于第五晶体管和第六晶体管是SVT晶体管，因此没有增加反相器电路的延迟。此外，利用第七晶体管和第八晶体管来控制第五晶体管和第六晶体管，第七晶体管和第八晶体管具有的W/L比率是第一晶体管和第二晶体管的大约0.12倍。因此，第七晶体管和第八晶体管对于片上面积以及对于反相器电路的整体功率消耗，影响很小。
[0019]现在参考图2，示出了根据本发明实施例的反相器电路200的示意性电路图。反相器电路200包括第一晶体管到第八晶体管202-216。
[0020]第一晶体管202具有连接到电源电压(Vdd)的源极端子，以及接地的栅极端子。第二晶体管204具有同样连接到电源电压Vdd的源极端子，以及连接到第一晶体管202的漏极端子的漏极端子。第三晶体管206具有连接到第一晶体管202