功耗为 2. 49yW，仿真得到的ADC频谱图如图4所示。通过对图4的计算，本发明所设计的SAR 八0(：的信号谐波噪声比（5勵1?)为58.4(18，有效精度为9.4位，品质因数达到了12.28口/ conv. -st印。图5为SARADC电容开关功耗在300kS/s采样率下随输入信号频率变化的关 系图。可以看到随着输入信号频率的降低，相邻采样信号变化幅度减小，采样增量电压更多 地在16LSB窗口内，SARADC屏蔽了高位电容的切换，降低了转换功耗，因此电容开关功耗 随着输入信号频率降低而减小。当输入信号频率小于1. 5kHz时，在300kS/s采样率条件下， 任意两次相邻采样的增量电压均在16LSB以内，因此平均电容开关功耗达到最低。从图5可 以看出，相比传统转换结构，全差分增量采样结构的平均电容开关功耗最多可以节省94 %。 当输入信号频率大于10kHz时，由于相邻两次采样增量电压值均不在16LSB的范围内，所以 SARADC都要从C9为开始转换，由于消耗了C5电容切换的功耗来判断增量电压的大小，因 此DAC的总开关功耗会大于传统SARADC，但是神经电信号脉冲频率很少达到10kHz以上， 在此应用条件下，这种情况很少，本发明的方法在较长转换时间内仍能取得较低的功耗。
【主权项】
1.逐次逼近型模数转换器的全差分增量采样方法，其特征在于，包括w下步骤： 1) 当采样控制信号SAMPLE信号为"1"时，进入采样阶段，此时采样开关闭合，电容阵列 上极板跟随输入信号变化；电容阵列下极板从高位到低位根据前次量化结果D[9:l]分别 接到Vdd或者GND;当D[0]为1时，P型电容阵列中的C。接到VCM，N型电容阵列中的C。接到 GND;当D[0]为0时，P型电容阵列中的C。接到GND，N型电容阵列中的C戚到VCM;在采样 结束时，电容阵列上极板电荷量表达式为：其中Ct为单端电容阵列的和； 2) 采样结束后，进入保持状态，采样开关断开，电容开关控制电容阵列下极板全部接到 VcM，此时电容阵列上极板的电荷量表达式为： Qp= (Vp-Vcm) (5) Qn= (Vn-VcM) (6) 令（3) (5)和（4) (6)式分别相等，得到在采样结束时电容阵列上极板电压表达式：由（7) (8)式相减得到差分采样得到的差值信号为： Vp-Vn= (Vip-ViN)-(V'IP-V'IN) (9) 其中，Vip-Viw为本次差分采样电压值，V' IP-V' 为前次差分采样量化结果值； 3) 保持相位结束后判断差分采样增量电压值的符号和大小： 如果增量电压为正，电容开关将P端Ce电容的下级板接到GND，N端Ce电容的下级板接 到Vdd，此时电容阵列上极板电压差值为：所述全差分增量采样方法采用全查分采样，采样信号满幅度为2Vdd，量化精度为lObit，因此一个量化台阶（LSB)为Vdd/512 ;如果比较器的比较结果为"1"，表示正的增量电 压值大于1/32Vdd，即1化SB，超出了低4位的编码范围，下一步从最高位Cg电容开始转换： 将Cs电容的下级板接回VCM，P端的Cg电容的下级板接到GND，N端的Ce电容的下级板接到 Vdd，比较器判断正的增量电压值是否大于1/2Vdd，如果大于1/2Vdd则P端的Cs下极板从VCM接到GND且N端的Cs下极板从VJ妾到Vdd，判断增量电压值是否大于3/4Vdd，反之如果小于 1/2Vdd则P端的CS下极板从VCM接到VDD且N端的CS下极板从VCM接到GND，判断增量电压 值是否大于1/4Vdd，后续转换原理同上直到所有位数转换完成；如果比较结果为"0"，表示 正的增量电压小于1/32Vdd，直接进行下一步C4电容的转换：将P端的C4电容的下级板接到 Vdd，N端的C4电容的下级板接到GND，判断正的增量电压是否大于1/64Vdd，如果大于1/64Vdd 贝1JP端的C3下极板从V"接到GND且N端的C3下极板从V?接到Vdd，判断增量电压是否大 于3/128Vdd，反之如果小于1/64Vdd则P端的C3下极板接到VDD且N端的C3下极板接到GND， 判断增量电压是否大于1/128Vdd，后续转换原理同上直到所有位数转换完成； 如果增量电压为负值，将P端Cg电容的下级板接到Vdd，N端Cg电容的下级板接到GND; 如果比较结果为"0"，表示负的增量电压值大于1/32Vdd，下一步需要从Cg电容开始转换，如 果比较结果为"1"，表示负的增量电压值小于1/32Vdd，屏蔽高4位的转换，下一步从C4电容 进行转换，直到转换结束； 4) 步骤3)中正的增量电压的转换编码值通过10位加法器加到前次转换的量化编码 值上，得到本次差分量Vip-Viw的量化编码值；步骤如中负的增量电压的转换编码值通过10 位加法器从前次转换的量化编码值中减去，得到本次差分量Vip-Viw的量化编码值； 5) 待所有的转换步骤完成，本次转换结束，逐次逼近型模数转换器进入到待机状态，等 待下一个SAMPLE信号高电平的到来，进行下一次的采样转换。2. 根据权利要求1所述的逐次逼近型模数转换器的全差分增量采样方法，其特征在 于，电容阵列的P型电容阵列和N型电容阵列完全相同，均包括10个电容C0-C9 ;每部分电 容阵列电容大小按照2的指数次幕排列，即 。=2 1iC〇(i> 0) (2) 其中。代表第i个电容的大小，C。代表单位电容；电容阵列最末尾的电容C。作为权重 电容，不参与转换； P型电容阵列的所有电容的上极板连接比较器的正输入端；N型电容阵列的所有电容 的上极板连接比较器的负输入端；外部输入信号VIP通过第一采样开关连接比较器的正输 入端；外部输入信号VIN通过第二采样开关连接比较器的负输入端。3. 根据权利要求2所述的逐次逼近型模数转换器的全差分增量采样方法，其特征在 于，P型电容阵列和N型电容阵列中每个电容的下级板由电容开关Sp郝S。追制其连接到 参考电平Vdd、共模信号VcM或GND，其中VcM=〇. 5Vdd。4. 根据权利要求1所述的逐次逼近型模数转换器的全差分增量采样方法，其特征在 于，在步骤1)的采样阶段和步骤4)的转换阶段，电容开关生成两组反向的控制信号Spe。和 S"g。，分别控制P型电容阵列和N型电容阵列追制信号Spi与控制信号S。1相反。5. 根据权利要求1所述的逐次逼近型模数转换器的全差分增量采样方法，其特征在 于，比较器比较完成后，输出比较完成信号VALID,VALID信号作为异步时序的生成信号，触 发异步时序生成模块产生异步时钟，用来驱动SAR控制器。6. 根据权利要求5所述的逐次逼近型模数转换器的全差分增量采样方法，其特征在 于，SAR控制器由异步时序生成的异步时钟驱动，用于实现逐次逼近控制逻辑。
【专利摘要】本发明公开一种逐次逼近型模数转换器的全差分增量采样方法，根据神经信号的幅值特性分析，确定了在信号非活跃期间，其幅值大部分可以落在16LSB的窗口内，因此通过设置这个判断窗口可以屏蔽信号非活跃期间SAR？ADC的高位冗余转换；在信号活跃时，其幅值变化超过16LSB，ADC从高位开始转换，克服了输入追踪SAR？ADC结构需要限制输入信号幅度的问题。本发明设计的增量采样SAR？ADC为全差分结构，可以有效抑制共模干扰，抑制偶次谐波，提高ADC转换的精度，克服了单端结构共模扰动大、偶次谐波噪声明显的问题。同时，相比于单端增量采样结构，全差分结构的信号转换范围也扩大了一倍，有效地拓宽了输入信号的范围。
【IPC分类】H03M1/38
【公开号】CN105007079
【申请号】CN201510378978
【发明人】耿莉, 宋焱, 薛仲明, 范世全, 张珏颖, 谢毅
【申请人】西安交通大学
【公开日】2015年10月28日
【申请日】2015年7月1日