单元进行编程可以包括向附接到反相器的高节点的第一和第二 NVM存储单元之一施加近似-V伏的完全写入电压以在低时段期间将附接到高节点的NVM存储单元编程到LRS，其中高节点是反相器的输入和输出节点之一，并且向第一和第二 NVM存储单元中的另一个施加近似O伏使得第一和第二 NVM存储单元中的另一个未被编程。另外，对状态保持逻辑单元进行编程可以包括向附接到反相器的低节点的第一和第二 NVM存储单元之一施加近似+V伏的完全写入电压以在高时段期间将附接到低节点的NVM存储单元编程到HRS，其中低节点是反相器的输入和输出节点之一，并且向第一和第二 NVM存储单元中的另一个施加近似O伏使得第一和第二 NVM存储单元中的另一个未被编程。
[0028]在块606处，编程轨可以进一步返回到近似V/2伏。例如，如图1中所示，编程轨116可以回复到近似V/2伏(例如1AVddX
[0029]在块608处，给来自断电状态的状态保持逻辑单元供电可以包括将编程轨斜升至近似V/2伏。例如，参照图1，当包括状态保持逻辑单元100的电路的上电时，编程轨116在分别提升前馈和反馈反相器102、104的功率轨之前可以将编程轨116带到近似V/2伏(例如例^)。另外，给来自断电状态的状态保持逻辑单元供电还可以包括将用于前馈和反馈反相器的功率增加至近似V伏，使得由LRS NVM存储单元产生的不平衡提供状态保持逻辑单元以将前馈和反馈反相器的LRS侧拉高。例如，参照图1，当分别用于前馈和反馈反相器102、104的功率斜升到近似V伏(例如Vdd)时，由LRS NVM存储单元产生的不平衡朝向将反相器对的LRS侧拉高而倾斜状态保持逻辑单元100 (即当NVM存储单元114和118最后被编程时反相器对的LRS侧所处于的相同状态)。
[0030]图7示出可以与本文所描述的示例一起使用的计算机系统700。计算机系统表示包括可以处于服务器或另一计算机系统中的组件的一般平台。状态保持逻辑单元100、200和/或300可以使用各种数字逻辑电路来实现，诸如片上系统(SoC)、专用集成电路(ASIC)等。此外或可替换地，计算机系统700可以用作用于状态保持逻辑单元100、200和/或300和/或可以使用和操作状态保持逻辑单元100、200和/或300的设备400的平台。计算机系统700可以通过处理器或其它硬件处理电路施行本文所描述的方法、功能和其他过程。这些方法、功能和其他过程可以体现为存储在计算机可读介质上的机器可读指令，所述计算机可读介质可以是非暂时性的，诸如硬件存储设备(例如RAM (随机存取存储器)、R0M (只读存储器)、EPR0M (可擦除可编程R0M)、EEPR0M (电可擦除可编程R0M)、硬驱动器和闪速存储器)。
[0031]计算机系统700包括可以实现或施行执行本文所描述的方法、功能和其他过程的一些或全部的机器可读指令。来自处理器702的命令和数据可以通过通信总线704传送。计算机系统还包括用于处理器702的机器可读指令和数据可以在运行时期间驻留在其中的主存储器706 (诸如随机存取存储器(RAM))，以及可以是非易失性的并且存储机器可读指令和数据的辅数据储存器708。存储器和数据储存器是计算机可读介质的示例。存储器706可以包括状态保留管理模块720，其包括在运行时期间驻留在存储器706中并且由处理器702施行的机器可读指令。状态保留管理模块720可以包括图4中所示的设备400的模块404，以及可以使用和操作状态保持逻辑单元100、200和/或300的设备400的各种其它组件和状态保持逻辑单元100、200和/或300的各种组件。
[0032]计算机系统700可以包括I/O设备710，诸如键盘、鼠标、显示器等。计算机系统可以包括用于连接到网络的网络接口 712。可以在计算机系统中添加或取代其它已知的电子组件。
[0033]本文已经描述和说明的是示例连同其一些变型。本文所使用的术语、描述和附图仅仅通过说明的方式来阐述并且不意在作为限制。在意图由随附权利要求(及其等同物)限定的主题的精神和范围内，许多变型是可能的，在随附权利要求中所有术语意指其最宽泛的合理含义，除非以其它方式进行指示。
【主权项】
1.一种状态保持逻辑单元，包括: 多个反相器；以及 邻近反相器之一的输出节点连接的输出节点非易失性存储器(NVM)存储单元。2.根据权利要求1所述的状态保持逻辑单元，其中多个反相器包括相对于彼此以背对背布置部署的前馈反相器和反馈反相器，状态保持逻辑单元还包括: 包括第一和第二端子的输入节点NVM存储单元，输入节点NVM存储单元第一端子邻近前馈和反馈反相器的输入节点连接，并且输入节点NVM存储单元第二端子连接到编程轨， 其中输出节点NVM存储单元包括第一和第二端子，输出节点NVM存储单元第一端子邻近前馈和反馈反相器的输出节点连接，并且输出节点NVM存储单元第二端子连接到编程轨。3.根据权利要求2所述的状态保持逻辑单元，其中输入和输出节点NVM存储单元是双极型电阻式随机存取存储器(ReRAM)存储单元。4.根据权利要求2所述的状态保持逻辑单元，还包括前馈和反馈反相器的输入节点处的输入传输门以及前馈和反馈反相器的输出节点处的输出传输门。5.根据权利要求1所述的状态保持逻辑单元，其中多个反相器包括相对于彼此以串联布置部署的反相器。6.根据权利要求5所述的状态保持逻辑单元，其中输出节点NVM存储单元包括接地的端子。7.根据权利要求5所述的状态保持逻辑单元，其中输出节点包括与电容器并联地部署的电阻器以控制存储在电容器中的电荷量并且控制流过输出节点NVM存储单元的电流。8.根据权利要求5所述的状态保持逻辑单元，还包括反相器之一的输入节点处的输入传输门。9.根据权利要求5所述的状态保持逻辑单元，其中输出节点NVM存储单元被指定为第一 NVM存储单元，其中状态保持逻辑单元还包括连接到包括邻近连接的第一 NVM存储单元的反相器的输入节点的另外的NVM存储单元。10.一种用于状态保持逻辑单元的状态保留的方法，所述状态保持逻辑单元包括相对于彼此以背对背布置部署的前馈和反馈反相器，以及均包括第一和第二端子的第一和第二非易失性存储器(NVM)存储单元，第一和第二 NVM存储单元的第一端子分别连接到反相器的输入和输出节点，并且第一和第二 NVM存储单元的第二端子分别连接到编程轨，所述方法包括: 通过以下对状态保持逻辑单元进行编程: 将编程轨从近似V/2伏脉冲到近似O伏； 将编程轨进一步脉冲到近似V伏，以及 将编程轨进一步返回到近似V/2伏。11.根据权利要求10所述的方法，其中NVM存储单元是双极型电阻式随机存取存储器(ReRAM)存储单元。12.根据权利要求10所述的方法，其中对状态保持逻辑单元进行编程还包括: 向附接到反相器的高节点的第一和第二 NVM存储单元之一施加近似-V伏的完全写入电压以在低时段期间将附接到高节点的NVM存储单元编程到低电阻状态(LRS)，其中高节点是反相器的输入和输出节点之一；以及 向第一和第二 NVM存储单元中的另一个施加近似O伏使得第一和第二 NVM存储单元中的另一个未被编程。13.根据权利要求10所述的方法，其中对状态保持逻辑单元进行编程还包括: 向附接到反相器的低节点的第一和第二 NVM存储单元之一施加近似+V伏的完全写入电压以在高时段期间将附接到低节点的NVM存储单元编程到高电阻状态(HRS)，其中低节点是反相器的输入和输出节点之一；以及 向第一和第二 NVM存储单元中的另一个施加近似O伏使得第一和第二 NVM存储单元中的另一个未被编程。14.根据权利要求10所述的方法，还包括: 通过将编程轨斜升至近似V/2伏来给来自断电状态的状态保持逻辑单元供电。15.根据权利要求14所述的方法，其中给来自断电状态的状态保持逻辑单元供电还包括: 将用于前馈和反馈反相器的功率增加至近似V伏，使得由低电阻状态(LRS)NVM存储单元产生的不平衡提供状态保持逻辑单元以将前馈和反馈反相器的LRS侧拉高。
【专利摘要】根据示例，状态保持逻辑单元可以包括多个反相器。状态保持逻辑单元还可以包括邻近于反相器之一的输出节点连接的输出节点NVM存储单元。
【IPC分类】H03K19/094
【公开号】CN105103449
【申请号】CN201380075349
【发明人】G.B.莱萨特尔, R.J.布鲁克斯, B.E.布查南
【申请人】惠普发展公司，有限责任合伙企业
【公开日】2015年11月25日
【申请日】2013年4月2日
【公告号】WO2014163616A1